精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時(shí)序約束連載03~約束步驟總結(jié)

jf_pJlTbmA9 ? 來源:明德?lián)PFPGA科教 ? 作者:明德?lián)PFPGA科教 ? 2023-07-11 17:18 ? 次閱讀

本小節(jié)對(duì)時(shí)序約束做最終的總結(jié)。如圖1所示,前幾節(jié)內(nèi)容依次講述了時(shí)序約束的四大步驟。第一是生成時(shí)鐘約束;第二是輸入端口約束input delay;第三是輸出端口約束output delay;最后是時(shí)序例外。前幾節(jié)內(nèi)容把這些情況都?xì)w納起來,對(duì)每種情況仔細(xì)劃分,然后按照對(duì)應(yīng)的情況進(jìn)行時(shí)序約束即可。

100572325-308512-tu1shixuyueshusidabuzou.png

圖1 時(shí)序約束四大步驟

再強(qiáng)調(diào)一點(diǎn),在工程項(xiàng)目開始階段就要設(shè)置時(shí)鐘約束和生成時(shí)鐘約束。時(shí)鐘約束又包括輸入時(shí)鐘、PLL等衍生時(shí)鐘、自己分頻得到的時(shí)鐘。每種都有對(duì)應(yīng)的要求和特點(diǎn),根據(jù)需要查找對(duì)應(yīng)的方式去完成約束。

在項(xiàng)目開發(fā)過程中,內(nèi)部實(shí)際邏輯都寫完了,并且全部滿足時(shí)序要求,仿真沒有問題了,不報(bào)告錯(cuò)誤了,這時(shí)再對(duì)輸入端口和輸出端口設(shè)置相應(yīng)的約束。比如跟外圍器件的一個(gè)設(shè)置之類的。這時(shí)再去設(shè)置input delay 和 output delay。為什么要先保證內(nèi)部邏輯設(shè)計(jì)是正確的再對(duì)端口進(jìn)行約束呢?如果在內(nèi)部時(shí)序不滿足的情況下,對(duì)輸入端口和輸出端口進(jìn)行約束了,這時(shí)如果出現(xiàn)錯(cuò)誤,將無法確定是內(nèi)部時(shí)序造成的錯(cuò)誤,還是端口約束不對(duì)造成的錯(cuò)誤。

input delay 和 output delay 一般有系統(tǒng)同步、源同步等幾種,源同步又有SDR、DDR。雖然總的類型比較多,但是對(duì)應(yīng)實(shí)際項(xiàng)目中的一種接口,必定是這其中的一種類型,此時(shí)只要按照對(duì)應(yīng)情況去進(jìn)行設(shè)置即可。開發(fā)人員確定待約束的輸入信號(hào)硬件接口到底是系統(tǒng)同步還是源同步?如果是源同步,是SDR還是DDR?如果是SDR,是中心對(duì)齊還是邊緣對(duì)齊的?這樣就可以逐步找到對(duì)應(yīng)的情況進(jìn)行約束。

而output delay 也是同樣道理,根據(jù)實(shí)際的接口類型查找相應(yīng)的約束方法即可。要注意兩點(diǎn),其一是 input delay 和 output delay 對(duì)應(yīng)的公式是什么,代表什么含義。另外公式中的數(shù)據(jù)從何處獲取,或者說怎么獲取,只有獲取有效的數(shù)據(jù)才能進(jìn)行正確的約束。而且 input delay 約束和output delay 約束其實(shí)就是告知綜合軟件一些我們知道而綜合軟件不知道的參數(shù),比如上游或下游芯片接口寄存器的建立時(shí)間、保持時(shí)間、PCB走線延遲等FPGA之外的數(shù)據(jù)。上游和下游芯片接口寄存器的建立時(shí)間、保持時(shí)間是可以通過數(shù)據(jù)手冊(cè)以及示波器測量得到的,而PCB走線延遲也可以估算得到,最后將這些數(shù)據(jù)綜合考慮成輸入、輸出接口的最大傳輸延遲、最小傳輸延遲告知綜合軟件,綜合軟件就可以根據(jù)這些參數(shù)對(duì)FPGA的時(shí)序進(jìn)行調(diào)整,最后生成相應(yīng)的時(shí)序報(bào)告。

當(dāng)時(shí)鐘約束、輸入和輸出端口約束都處理完了,沒有問題后,最后做時(shí)序例外相關(guān)約束。目的是告知綜合軟件某些路徑可能需要多個(gè)時(shí)鐘周期才能得到正確輸出,或者某些路徑已經(jīng)人為處理過了,時(shí)序是滿足的,綜合軟件不需要對(duì)這些路徑進(jìn)行檢查分析了。其中最重要的就是異步時(shí)鐘的處理。

異步時(shí)鐘是FPGA里面最多最常用也是最核心的一個(gè)部分內(nèi)容,特別強(qiáng)調(diào)一定要做異步處理之后,才能將該路徑force掉,時(shí)序例外掉。如果沒做時(shí)序處理,就把它例外,排除掉,可能會(huì)出現(xiàn)嚴(yán)重的錯(cuò)誤,開發(fā)人員還找不到原因,因?yàn)殄e(cuò)誤報(bào)告被屏蔽掉了。

上面就是時(shí)序約束的一個(gè)步驟,大家不需要記是怎么樣格式去約束,只要按照的步驟去約束,查找對(duì)應(yīng)的約束類型,然后按照對(duì)應(yīng)要求約束即可,不要去記很多無用的東西,只要把約束類型歸類好就可以了。

假如讀者所在公司要求不一樣,比如說順序不一樣,那就按照公司的要求去做。明德?lián)P是按照前面介紹的步驟去做的,而且是成功的。當(dāng)然不同的公司,有不同的做法、不同的要求,合理設(shè)置即可。

另外假如以后遇到一些情況,在這里面沒有列明的。就需要按照這個(gè)表把它歸納到某種方式,補(bǔ)充完整,之后就可以使用了,這個(gè)表可以應(yīng)付絕大部分的場合了。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    711

    瀏覽量

    65225
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1720

    瀏覽量

    131362
  • 時(shí)序約束
    +關(guān)注

    關(guān)注

    1

    文章

    115

    瀏覽量

    13409
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    VIVADO時(shí)序約束及STA基礎(chǔ)

    時(shí)序約束的目的就是告訴工具當(dāng)前的時(shí)序狀態(tài),以讓工具盡量優(yōu)化時(shí)序并給出詳細(xì)的分析報(bào)告。一般在行為仿真后、綜合前即創(chuàng)建基本的時(shí)序
    的頭像 發(fā)表于 03-11 14:39 ?9682次閱讀

    FPGA的IO口時(shí)序約束分析

      在高速系統(tǒng)中FPGA時(shí)序約束不止包括內(nèi)部時(shí)鐘約束,還應(yīng)包括完整的IO時(shí)序約束時(shí)序例外
    發(fā)表于 09-27 09:56 ?1717次閱讀

    FPGA時(shí)序約束之衍生時(shí)鐘約束和時(shí)鐘分組約束

    在FPGA設(shè)計(jì)中,時(shí)序約束對(duì)于電路性能和可靠性非常重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束。
    發(fā)表于 06-12 17:29 ?2597次閱讀

    FPGA I/O口時(shí)序約束講解

    前面講解了時(shí)序約束的理論知識(shí)FPGA時(shí)序約束理論篇,本章講解時(shí)序約束實(shí)際使用。
    發(fā)表于 08-14 18:22 ?1552次閱讀
    FPGA I/O口<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>講解

    【潘文明至簡設(shè)計(jì)法】系列連載教程 FPGA時(shí)序約束視頻教程

    組合邏輯的約束,這些都是時(shí)序例外的情況。對(duì)于這些情況,處理時(shí)要特別小心,否則有可能導(dǎo)致遺漏錯(cuò)誤信息的后果。06 時(shí)序約束總結(jié)本視頻再次對(duì)明德
    發(fā)表于 06-14 15:42

    時(shí)序約束時(shí)序分析 ppt教程

    時(shí)序約束時(shí)序分析 ppt教程 本章概要:時(shí)序約束時(shí)序分析基礎(chǔ)常用
    發(fā)表于 05-17 16:08 ?0次下載

    時(shí)序約束用戶指南

    時(shí)序約束用戶指南包含以下章節(jié): ?第一章“時(shí)序約束用戶指南引言” ?第2章“時(shí)序約束的方法” ?
    發(fā)表于 11-02 10:20 ?0次下載

    FPGA時(shí)序約束方法

    FPGA時(shí)序約束方法很好地資料,兩大主流的時(shí)序約束都講了!
    發(fā)表于 12-14 14:21 ?19次下載

    時(shí)序約束步驟分析

    FPGA中的時(shí)序問題是一個(gè)比較重要的問題,時(shí)序違例,尤其喜歡在資源利用率較高、時(shí)鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念,同樣在芯片
    的頭像 發(fā)表于 12-23 07:01 ?2128次閱讀
    <b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>的<b class='flag-5'>步驟</b>分析

    FPGA設(shè)計(jì)之時(shí)序約束四大步驟

    本文章探討一下FPGA的時(shí)序約束步驟,本文章內(nèi)容,來源于配置的明德?lián)P時(shí)序約束專題課視頻。
    發(fā)表于 03-16 09:17 ?3547次閱讀
    FPGA設(shè)計(jì)之<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>四大<b class='flag-5'>步驟</b>

    FPGA設(shè)計(jì)之時(shí)序約束

    上一篇《FPGA時(shí)序約束分享01_約束四大步驟》一文中,介紹了時(shí)序約束的四大
    發(fā)表于 03-18 10:29 ?1639次閱讀
    FPGA設(shè)計(jì)之<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>

    淺談FPGA的時(shí)序約束四大步驟

    很多讀者對(duì)于怎么進(jìn)行約束,約束步驟過程有哪些等,不是很清楚。明德?lián)P根據(jù)以往項(xiàng)目的經(jīng)驗(yàn),把時(shí)序約束步驟
    的頭像 發(fā)表于 07-02 10:56 ?5488次閱讀
    淺談FPGA的<b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b>四大<b class='flag-5'>步驟</b>

    淺談時(shí)序設(shè)計(jì)和時(shí)序約束

    ??本文主要介紹了時(shí)序設(shè)計(jì)和時(shí)序約束
    的頭像 發(fā)表于 07-04 14:43 ?1357次閱讀

    時(shí)序約束連載02~時(shí)序例外

    本文繼續(xù)講解時(shí)序約束的第四大步驟——時(shí)序例外
    的頭像 發(fā)表于 07-11 17:17 ?687次閱讀
    <b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b><b class='flag-5'>連載</b>02~<b class='flag-5'>時(shí)序</b>例外

    時(shí)序約束連載01~output delay約束

    本文將詳細(xì)介紹輸出延時(shí)的概念、場景分類、約束參數(shù)獲取方法以及約束方法
    的頭像 發(fā)表于 07-11 17:12 ?2576次閱讀
    <b class='flag-5'>時(shí)序</b><b class='flag-5'>約束</b><b class='flag-5'>連載</b>01~output delay<b class='flag-5'>約束</b>