精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

VVAS調用HLS生成的硬件加速器的主要流程

jf_pJlTbmA9 ? 來源:jf_pJlTbmA9 ? 作者:jf_pJlTbmA9 ? 2023-07-14 15:55 ? 次閱讀

本篇博客介紹VVAS框架所支持調用的H/W(HLS)內核。H/W內核指的是使用HLS工具生成的在FPGA部分執行的硬件功能模塊。

HLS kernel創建

我們以smartcam的預處理作為例子,相關的代碼可以在參考鏈接中找到。xf_pp_pipeline的作用是將輸入圖像的格式從NV12轉換為BGR,再進行減均值和歸一化操作。xf_pp_pipeline的實現基于HLS vision library。Vitis視覺庫是為在Vitis開發環境中工作而設計的,它為在FPGA設備上加速的計算機視覺功能提供了一個軟件接口。Vitis視覺庫的功能大多與OpenCV的功能相似。更多的詳細說明可以在參考鏈接中找到。

#include "xf_pp_pipeline_config.h"
void pp_pipeline_accel(ap_uint* img_inp_y,  // Y Input image pointer
			 ap_uint* img_inp_uv, // UV Input image pointer
                         ap_uint* img_out, // output image pointer
                         float params[2 * XF_CHANNELS(IN_TYPE, NPC)],
                         int in_img_width,
                         int in_img_height,
                         int in_img_linestride,
                         int out_img_width,      // Final Output image width
                         int out_img_height,     // Final Output image height
                         int out_img_linestride) { // Final Output image line stride
#pragma HLS INTERFACE m_axi     port=img_inp_y  offset=slave bundle=gmem1
#pragma HLS INTERFACE m_axi     port=img_inp_uv  offset=slave bundle=gmem2
#pragma HLS INTERFACE m_axi     port=img_out  offset=slave bundle=gmem3
#pragma HLS INTERFACE m_axi     port=params  offset=slave bundle=gmem4
#pragma HLS INTERFACE s_axilite port=in_img_width     

#pragma HLS INTERFACE s_axilite port=in_img_height     
#pragma HLS INTERFACE s_axilite port=in_img_linestride     
#pragma HLS INTERFACE s_axilite port=out_img_width     
#pragma HLS INTERFACE s_axilite port=out_img_height     
#pragma HLS INTERFACE s_axilite port=out_img_linestride     
#pragma HLS INTERFACE s_axilite port=return
......
    xf::cv::resize(rgb_mat, resize_out_mat);
    xf::cv::preProcess(resize_out_mat, out_mat, params);
......
}

xf_pp_pipeline_accel.cpp作為硬件的一部分,需要將它和platform結合在一起。v++將HLS kernel打包為xo文件用于后續的硬件集成。

100571992-307181-tu1.jpg

kv260_ispMipiRx_vcu_DP是smartcam應用使用的platform,xf_pp_pipeline.cpp打包成xo對象后,通過v++鏈接為完整的硬件工程并生成xclbin文件。完整的硬件框圖如下圖所示,紅框部分為對應的HLS kernel。

100571992-307182-tu2.jpg

Kernel調用

使用VVAS框架為xf_pp_pipeline.cpp編寫自定義驅動是要實現四個函數,分別是xlnx_kernel_start、xlnx_kernel_done、xlnx_kernel_init、xlnx_kernel_deinit。
xlnx_kernel_init()函數讀取json文件中的mean_r、mean_g、mean_b、scale_r、scale_g、scale_b。

int32_t xlnx_kernel_init(IVASKernel *handle){
	......
	kernel_priv->mean_r = json_number_value(val);
	kernel_priv->mean_g = json_number_value(val);
	kernel_priv->mean_b = json_number_value(val);
	kernel_priv->scale_r = json_number_value(val);
	kernel_priv->scale_g = json_number_value(val);
	kernel_priv->scale_b = json_number_value(val);
	......
}

xlnx_kernel_start()函數為HLS kernel配置參數

int32_t xlnx_kernel_start(IVASKernel *handle, int start, IVASFrame *input[MAX_NUM_OBJECT], IVASFrame *output[MAX_NUM_OBJECT])
{
	......
    ivas_register_write(handle, &(input[0]->props.width), sizeof(uint32_t), 0x40);   /* In width */
    ivas_register_write(handle, &(input[0]->props.height), sizeof(uint32_t), 0x48);  /* In height */
    ivas_register_write(handle, &(input[0]->props.stride), sizeof(uint32_t), 0x50);  /* In stride */

    ivas_register_write(handle, &(output[0]->props.width), sizeof(uint32_t), 0x58);  /* Out width */
    ivas_register_write(handle, &(output[0]->props.height), sizeof(uint32_t), 0x60); /* Out height */
    ivas_register_write(handle, &(output[0]->props.width), sizeof(uint32_t), 0x68); /* Out stride */

    ivas_register_write(handle, &(input[0]->paddr[0]), sizeof(uint64_t), 0x10);      /* Y Input */
    ivas_register_write(handle, &(input[0]->paddr[1]), sizeof(uint64_t), 0x1C);      /* UV Input */
    ivas_register_write(handle, &(output[0]->paddr[0]), sizeof(uint64_t), 0x28);      /* Output */
    ivas_register_write(handle, &(kernel_priv->params->paddr[0]), sizeof(uint64_t), 0x34);     /* Params */

    ivas_register_write(handle, &start, sizeof(uint32_t), 0x0);                      /* start */
	......
}

xlnx_kernel_deinit()函數用來釋放不需要的句柄。

uint32_t xlnx_kernel_deinit(IVASKernel *handle)
{
    ResizeKernelPriv *kernel_priv;
    kernel_priv = (ResizeKernelPriv *)handle->kernel_priv;
    ivas_free_buffer (handle, kernel_priv->params);
    free(kernel_priv);
    return 0;
}

xlnx_kernel_done()函數進行超時檢測

int32_t xlnx_kernel_done(IVASKernel *handle)
{
    uint32_t val = 0, count = 0;
    do {
        ivas_register_read(handle, &val, sizeof(uint32_t), 0x0); /* start */
        count++;
        if (count > 1000000) {
            printf("ERROR: kernel done wait TIME OUT !!\n");
            return 0;
        }
    } while (!(0x4 & val));
    return 1;
}

通過這四個函數就完成了VVAS自定義插件的設計。在smartcam應用運行時,通過命令行gst-launch-1.0 -v filesrc XXXXXX ! queue ! vvas_xmultisrc kconfig="/opt/xilinx/kv260-smartcam/share/vvas/facedetect/preprocess.json" ! XXXXXX完成插件的調用。

其中preprocess.json的內容為:

{
  "xclbin-location":"/lib/firmware/xilinx/kv260-smartcam/kv260-smartcam.xclbin",
  "vvas-library-repo": "/opt/xilinx/kv260-smartcam/lib",
  "element-mode": "transform",
  "kernels": [
    {
      "kernel-name": "pp_pipeline_accel:{pp_pipeline_accel_1}",
      "library-name": "libvvas_xpp.so",
      "config": {
        "debug_level" : 1,
        "mean_r": 123,
        "mean_g": 117,
        "mean_b": 104,
        "scale_r": 1,
        "scale_g": 1,
        "scale_b": 1
      }
    }
  ]
}

本文簡要介紹了VVAS調用HLS生成的硬件加速器的主要流程,更多的細節可以參考VVAS手冊。

責任編輯:彭菁

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 加速器
    +關注

    關注

    2

    文章

    785

    瀏覽量

    37134
  • 硬件
    +關注

    關注

    11

    文章

    3108

    瀏覽量

    65833
  • HLS
    HLS
    +關注

    關注

    1

    文章

    128

    瀏覽量

    23907
收藏 人收藏

    評論

    相關推薦

    無法導入硬件加速器

    嗨!我已經創建了一個硬件加速器(在vhdl中)并且合成成功完成。但是,當我使用創建和導入外圍設備向導時,它向我顯示我的包在庫中不可用,盡管它是。我能做什么 ???L'enfer,c'est l
    發表于 02-27 14:15

    H.264解碼中CABAC硬件加速器怎么實現?

    H.264解碼中CABAC硬件加速器怎么實現?
    發表于 06-07 06:48

    問下ARM3的硬件加速器只能用verilog寫嗎?

    問下ARM3的硬件加速器只能用verilog寫嗎?
    發表于 09-30 10:45

    利用硬件加速器提高處理的性能

    處理內部集成的硬件加速器可以實現三種廣泛使用的信號處理操作:FIR(有限沖激響應)、IIR(無限沖激響應)和FFT(快速傅里葉變換)。硬件加速器減輕了核處理的負擔,能潛在的提升處理
    發表于 12-04 15:22 ?1215次閱讀

    Veloce仿真環境下的SoC端到端硬件加速器功能驗證

    很多人認為硬件加速器無非是一種速度更快的仿真而已。毫無疑問,由于硬件加速器使用物理硬件進行仿真,使用硬件加速器驗證復雜的集成電路和大型片上
    發表于 03-28 14:50 ?3499次閱讀
    Veloce仿真環境下的SoC端到端<b class='flag-5'>硬件加速器</b>功能驗證

    基于Xilinx FPGA的Memcached硬件加速器的介紹

    本教程討論基于Xilinx FPGA的Memcached硬件加速器的技術細節,該硬件加速器可為10G以太網端口提供線速Memcached服務。
    的頭像 發表于 11-27 06:41 ?3629次閱讀

    毫米波傳感1443硬件加速器的簡單介紹

    2.6 mmWave波形傳感簡介1443硬件加速器
    的頭像 發表于 05-08 06:20 ?3198次閱讀
    毫米波傳感<b class='flag-5'>器</b>1443<b class='flag-5'>硬件加速器</b>的簡單介紹

    硬件加速器提升下一代SHARC處理的性能

    硬件加速器提升下一代SHARC處理的性能
    發表于 04-23 13:06 ?6次下載
    <b class='flag-5'>硬件加速器</b>提升下一代SHARC處理<b class='flag-5'>器</b>的性能

    OpenHarmony 分論壇-華秋電子新硬件加速器

    OpenHarmony 分論壇-華秋電子新硬件加速器 今天的華為開發者大會2021上,OpenHarmony分論壇上展示了華秋電子新硬件加速器 。 HDC分論壇-OpenHarmony 分論壇推薦鏈接:http://t.elecfans.com/live/1708.htm
    的頭像 發表于 10-23 16:53 ?1634次閱讀
    OpenHarmony 分論壇-華秋電子新<b class='flag-5'>硬件加速器</b>

    OpenHarmony Dev-Board-SIG專場:OpenHarmony 新硬件加速器

    OpenHarmony Dev-Board-SIG專場:OpenHarmony 新硬件加速器
    的頭像 發表于 12-28 15:12 ?1256次閱讀
    OpenHarmony Dev-Board-SIG專場:OpenHarmony 新<b class='flag-5'>硬件加速器</b>

    什么是AI加速器 如何確需要AI加速器

    AI加速器是一類專門的硬件加速器或計算機系統旨在加速人工智能的應用,主要應用于人工智能、人工神經網絡、機器視覺和機器學習。
    發表于 02-06 12:47 ?4304次閱讀

    用于 AI 應用的硬件加速器設計師指南

    當 AI 設計人員將硬件加速器整合到用于訓練和推理應用的定制芯片中時,應考慮以下四個因素
    發表于 08-19 11:35 ?1507次閱讀
    用于 AI 應用的<b class='flag-5'>硬件加速器</b>設計師指南

    借助硬件加速器開發您的設計

    借助硬件加速器開發您的設計
    的頭像 發表于 01-03 09:45 ?809次閱讀

    VVAS調用HLS生成硬件加速器主要流程介紹

    我們以smartcam的預處理作為例子。xf_pp_pipeline的作用是將輸入圖像的格式從NV12轉換為BGR,再進行減均值和歸一化操作。
    的頭像 發表于 06-26 16:55 ?945次閱讀
    <b class='flag-5'>VVAS</b><b class='flag-5'>調用</b><b class='flag-5'>HLS</b><b class='flag-5'>生成</b><b class='flag-5'>硬件加速器</b>的<b class='flag-5'>主要</b><b class='flag-5'>流程</b>介紹

    使用VVAS調用HLS生成硬件加速器主要流程

    本篇博客介紹 VVAS 框架所支持調用的 H/W(HLS) 內核。 H/W 內核指的是使用 HLS 工具生成的在 FPGA 部分執行的
    的頭像 發表于 08-04 11:00 ?572次閱讀
    使用<b class='flag-5'>VVAS</b><b class='flag-5'>調用</b><b class='flag-5'>HLS</b><b class='flag-5'>生成</b><b class='flag-5'>硬件加速器</b>的<b class='flag-5'>主要</b><b class='flag-5'>流程</b>