考慮一個(gè)數(shù)字信號(hào)處理的實(shí)例，比如有限沖擊響應(yīng)濾波器(FIR)。用數(shù)學(xué)語言來說，F(xiàn)IR濾波器是做一系列的點(diǎn)積。取一個(gè)輸入量和一個(gè)序數(shù)向量，在系數(shù)和輸入樣本的滑動(dòng)窗口間作乘法，然后將所有的乘積加起來，形成一個(gè)輸出樣本。

類似的運(yùn)算在數(shù)字信號(hào)處理過程中大量地重復(fù)發(fā)生，使得為此設(shè)計(jì)的器件必須提供專門的支持，促成了了DSP器件與通用處理器(GPP)的分流：

1 對密集的乘法運(yùn)算的支持

GPP不是設(shè)計(jì)來做密集乘法任務(wù)的，即使是一些現(xiàn)代的GPP，也要求多個(gè)指令周期來做一次乘法。而DSP處理器使用專門的硬件來實(shí)現(xiàn)單周期乘法。DSP處理器還增加了累加器寄存器來處理多個(gè)乘積的和。累加器寄存器通常比其他寄存器寬，增加稱為結(jié)果bits的額外bits來避免溢出。同時(shí)，為了充分體現(xiàn)專門的乘法-累加硬件的好處，幾乎所有的DSP的指令集都包含有顯式的MAC指令。

2 存儲(chǔ)器結(jié)構(gòu)

傳統(tǒng)上，GPP使用馮.諾依曼存儲(chǔ)器結(jié)構(gòu)。這種結(jié)構(gòu)中，只有一個(gè)存儲(chǔ)器空間通過一組總線(一個(gè)地址總線和一個(gè)數(shù)據(jù)總線)連接到處理器核。通常，做一次乘法會(huì)發(fā)生4次存儲(chǔ)器訪問，用掉至少四個(gè)指令周期。

大多數(shù)DSP采用了哈佛結(jié)構(gòu)，將存儲(chǔ)器空間劃分成兩個(gè)，分別存儲(chǔ)程序和數(shù)據(jù)。它們有兩組總線連接到處理器核，允許同時(shí)對它們進(jìn)行訪問。這種安排將處理器存貯器的帶寬加倍，更重要的是同時(shí)為處理器核提供數(shù)據(jù)與指令。在這種布局下，DSP得以實(shí)現(xiàn)單周期的MAC指令。

還有一個(gè)問題，即現(xiàn)在典型的高性能GPP實(shí)際上已包含兩個(gè)片內(nèi)高速緩存，一個(gè)是數(shù)據(jù)，一個(gè)是指令，它們直接連接到處理器核，以加快運(yùn)行時(shí)的訪問速度。從物理上說，這種片內(nèi)的雙存儲(chǔ)器和總線的結(jié)構(gòu)幾乎與哈佛結(jié)構(gòu)的一樣了。然而從邏輯上說，兩者還是有重要的區(qū)別。

GPP使用控制邏輯來決定哪些數(shù)據(jù)和指令字存儲(chǔ)在片內(nèi)的高速緩存里，其程序員并不加以指定(也可能根本不知道)。與此相反，DSP使用多個(gè)片內(nèi)存儲(chǔ)器和多組總線來保證每個(gè)指令周期內(nèi)存儲(chǔ)器的多次訪問。在使用DSP時(shí)，程序員要明確地控制哪些數(shù)據(jù)和指令要存儲(chǔ)在片內(nèi)存儲(chǔ)器中。程序員在寫程序時(shí)，必須保證處理器能夠有效地使用其雙總線。

此外，DSP處理器幾乎都不具備數(shù)據(jù)高速緩存。這是因?yàn)镈SP的典型數(shù)據(jù)是數(shù)據(jù)流。也就是說，DSP處理器對每個(gè)數(shù)據(jù)樣本做計(jì)算后，就丟棄了，幾乎不再重復(fù)使用。

3 零開銷循環(huán)

如果了解到DSP算法的一個(gè)共同的特點(diǎn)，即大多數(shù)的處理時(shí)間是花在執(zhí)行較小的循環(huán)上，也就容易理解，為什么大多數(shù)的DSP都有專門的硬件，用于零開銷循環(huán)。所謂零開銷循環(huán)是指處理器在執(zhí)行循環(huán)時(shí)，不用花時(shí)間去檢查循環(huán)計(jì)數(shù)器的值、條件轉(zhuǎn)移到循環(huán)的頂部、將循環(huán)計(jì)數(shù)器減1。

與此相反，GPP的循環(huán)使用軟件來實(shí)現(xiàn)。某些高性能的GPP使用轉(zhuǎn)移預(yù)報(bào)硬件，幾乎達(dá)到與硬件支持的零開銷循環(huán)同樣的效果。

4 定點(diǎn)計(jì)算

大多數(shù)DSP使用定點(diǎn)計(jì)算，而不是使用浮點(diǎn)。雖然DSP的應(yīng)用必須十分注意數(shù)字的精確，用浮點(diǎn)來做應(yīng)該容易的多，但是對DSP來說，廉價(jià)也是非常重要的。定點(diǎn)機(jī)器比起相應(yīng)的浮點(diǎn)機(jī)器來要便宜(而且更快)。為了不使用浮點(diǎn)機(jī)器而又保證數(shù)字的準(zhǔn)確，DSP處理器在指令集和硬件方面都支持飽和計(jì)算、舍入和移位。

從表面上來看，DSP與標(biāo)準(zhǔn)微處理器有許多共同的地方：一個(gè)以ALU為核心的處理器、地址和數(shù)據(jù)總線、RAM、ROM以及I/O端口，從廣義上講，DSP、微處理器和微控制器(單片機(jī))等都屬于處理器，可以說DSP是一種CPU。但DSP和一般的CPU又不同：

首先是體系結(jié)構(gòu)：CPU是馮.諾伊曼結(jié)構(gòu)的，而DSP有分開的代碼和數(shù)據(jù)總線即“哈佛結(jié)構(gòu)”，這樣在同一個(gè)時(shí)鐘周期內(nèi)可以進(jìn)行多次存儲(chǔ)器訪問――這是因?yàn)閿?shù)據(jù)總線也往往有好幾組。有了這種體系結(jié)構(gòu)，DSP就可以在單個(gè)時(shí)鐘周期內(nèi)取出一條指令和一個(gè)或者兩個(gè)(或者更多)的操作數(shù)。

標(biāo)準(zhǔn)化和通用性：CPU的標(biāo)準(zhǔn)化和通用性做得很好，支持操作系統(tǒng)，所以以CPU為核心的系統(tǒng)方便人機(jī)交互以及和標(biāo)準(zhǔn)接口設(shè)備通信，非常方便而且不需要硬件開發(fā)了;但這也使得CPU外設(shè)接口電路比較復(fù)雜，DSP主要還是用來開發(fā)嵌入式的信號(hào)處理系統(tǒng)了，不強(qiáng)調(diào)人機(jī)交互，一般不需要很多通信接口，因此結(jié)構(gòu)也較為簡單，便于開發(fā)。如果只是著眼于嵌入式應(yīng)用的話，嵌入式CPU和DSP的區(qū)別應(yīng)該只在于一個(gè)偏重控制一個(gè)偏重運(yùn)算了。

流水線結(jié)構(gòu)：大多數(shù)DSP都擁有流水結(jié)構(gòu)，即每條指令都由片內(nèi)多個(gè)功能單元分別完成取指、譯碼、取數(shù)、執(zhí)行等步驟，這樣可以大大提高系統(tǒng)的執(zhí)行效率。但流水線的采用也增加了軟件設(shè)計(jì)的難度，要求設(shè)計(jì)者在程序設(shè)計(jì)中考慮流水的需要。

快速乘法器：信號(hào)處理算法往往大量用到乘加(multiply-accumulate，MAC)運(yùn)算。DSP有專用的硬件乘法器，它可以在一個(gè)時(shí)鐘周期內(nèi)完成MAC運(yùn)算。硬件乘法器占用了DSP芯片面積的很大一部分。(與之相反，通用CPU采用一種較慢的、迭代的乘法技術(shù)，它可以在多個(gè)時(shí)鐘周期內(nèi)完成一次乘法運(yùn)算，但是占用了較少了硅片資源)。

地址發(fā)生器：DSP有專用的硬件地址發(fā)生單元，這樣它可以支持許多信號(hào)處理算法所要求的特定數(shù)據(jù)地址模式。這包括前(后)增(減)、環(huán)狀數(shù)據(jù)緩沖的模地址以及FFT的比特倒置地址。地址發(fā)生器單元與主ALU和乘法器并行工作，這就進(jìn)一步增加了DSP可以在一個(gè)時(shí)鐘周期內(nèi)可以完成的工作量。

硬件輔助循環(huán)：信號(hào)處理算法常常需要執(zhí)行緊密的指令循環(huán)。對硬件輔助循環(huán)的支持，可以讓DSP高效的循環(huán)執(zhí)行代碼塊而無需讓流水線停轉(zhuǎn)或者讓軟件來測試循環(huán)終止條件。

低功耗：DSP的功耗較小，通常在0.5W到4W，采用低功耗的DSP甚至只有0.05W，可用電池供電，很適合嵌入式系統(tǒng);而CPU的功耗通常在20W以上。

審核編輯：湯梓紅