叢秋波

串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代 。然而，基于SERDES的FPGA往往價(jià)格昂貴，因?yàn)樗鼈兌际轻槍?duì)高端應(yīng)用的FPGA器件。萊迪思(Lattice )半導(dǎo)體公司在這應(yīng)用領(lǐng)域已經(jīng)推出兩款低成本帶有SERDES的 FPGA器件系列基礎(chǔ)上，日前又推出采用富士通公司先進(jìn)的低功耗工藝，目前業(yè)界首款最低功耗與價(jià)格并擁有SERDES 功能的FPGA器件――中檔的、采用65nm工藝技術(shù)的 LatticeECP3系列。

萊迪思高級(jí)副總裁兼高密度解決方案總經(jīng)理Sean Riley表示，LatticeECP3 FPGA系列擁有符合XAUI抖動(dòng)標(biāo)準(zhǔn)的多協(xié)議3.2G SERDES、DDR3存儲(chǔ)器接口、具有強(qiáng)大的DSP功能、高密度的片上存儲(chǔ)器，以及多達(dá)149K 的LUT，所有這些器件的功耗與價(jià)格僅是具有SERDES 功能FPGA的競(jìng)爭(zhēng)器件的一半。

Sean Riley介紹，LatticeECP3的靜態(tài)功耗與競(jìng)爭(zhēng)對(duì)手的同類(lèi)產(chǎn)品相比要低于85%，總的功耗低于50%，其原因是在工藝制程上采用了可變的通道長(zhǎng)度、優(yōu)化了晶體管、改進(jìn)布線等方法，從而對(duì)功耗進(jìn)行了優(yōu)化，可實(shí)現(xiàn)以最低的功耗實(shí)現(xiàn)高速串行協(xié)議。

據(jù)了解，低功耗LatticeECP3 FPGA系列有5個(gè)成員，它們都能提供符合標(biāo)準(zhǔn)的多協(xié)議3G SERDES 、在同類(lèi)產(chǎn)品中是首款擁有DDR/DDR2和DDR3存儲(chǔ)器接口、高性能級(jí)聯(lián)DSP slice適用于高性能射頻、基帶和圖像信號(hào)處理。LatticeECP3 FPGA還提供中檔FPGA系列中最快的LVDS I / O，能夠處理1Gbps速率的輸入和輸出信號(hào)，還有高達(dá)6.8 M位的嵌入式存儲(chǔ)器。邏輯密度的范圍從17K LUT到149K LUT，用戶的I / O數(shù)目高達(dá)586個(gè)。

除此之外，LatticeECP3 FPGA系列的多種創(chuàng)新特性還體現(xiàn)在以下幾個(gè)方面：一是，符合10GbE XAUI抖動(dòng)標(biāo)準(zhǔn)的3.2G Gbps SERDES，每個(gè)SERDES模塊都具有混合并能夠匹配多種協(xié)議的能力。包括PCI Express、CPRI、OBSAI、XAUI、Serial RapidIO和千兆位以太網(wǎng)。二是，專(zhuān)門(mén)設(shè)計(jì)了SERDES /PCS塊，使短延遲變化的CPRI鏈路設(shè)計(jì)能用于遠(yuǎn)程射頻頭連接的無(wú)線基站。三是符合SMPTE串行數(shù)字接口標(biāo)準(zhǔn)，每個(gè)SERDES通道都能單獨(dú)地支持3G 、HD和SD /DVB -ASI視頻廣播信號(hào)，這種功能是萊迪思獨(dú)有的技術(shù)。擁有三速率支持功能且無(wú)需采用任何過(guò)采樣技術(shù)，能盡可能少地消耗功率。四是通過(guò)組合多個(gè)DSP slice，可實(shí)現(xiàn)36位x 36位的乘法和累加模塊，每個(gè)slice都能以500MHz 的頻率工作。DSP slices還具有創(chuàng)新的級(jí)聯(lián)功能，能實(shí)行寬的ALU及加法樹(shù)的功能，且不會(huì)出現(xiàn)FPGA邏輯的性能瓶頸現(xiàn)象。五是具有800Mbps的DDR3存儲(chǔ)器接口，并有內(nèi)置的讀和寫(xiě)可調(diào)余量的功能。六是輸入延時(shí)塊的1Gbps LVDS I / O，能與高性能的ADC和DAC 相連接。

Sean Riley說(shuō)，LatticeECP3 FPGA由于擁有了這些功能，非常適合于大批量的成本和功耗敏感的無(wú)線基礎(chǔ)設(shè)施和有線接入設(shè)備的開(kāi)發(fā)，以及視頻和圖像方面的應(yīng)用。

與此同時(shí)，萊迪思還推出了ispLEVER 設(shè)計(jì)工具套件7.2版本的Service Pack 1支持LatticeECP3 FPGA系列。ispLEVER設(shè)計(jì)工具套件擁有全方位的設(shè)計(jì)環(huán)境。針對(duì)所有的設(shè)計(jì)任務(wù)，提供了一套完整的功能強(qiáng)大的工具，包括項(xiàng)目管理、IP集成、設(shè)計(jì)規(guī)劃、布局和布線、在系統(tǒng)邏輯分析等。

審核編輯 黃宇