領(lǐng)先的晶圓代工廠組裝和封測(cè)代工廠 (OSAT) 已經(jīng)在為其客戶提供高密度先進(jìn)封裝(HDAP) 服務(wù)了。晶圓代工廠/OSAT 目前提供的常見(jiàn)方法包括 2.5D-IC（基于中介層）和扇出型晶圓級(jí)封裝(FOWLP) 方法（單裸片或多裸片），如圖 1 所示。

圖 1. 目前最常使用的封裝類型是 2.5D-IC 和 FO-WLP。

由于 2.5D-IC 的中介層類似于傳統(tǒng)的裸片（除了不包括有源器件），所以通常由 IC 設(shè)計(jì)組負(fù)責(zé) 2.5D-IC 設(shè)計(jì)，而這需要采用面向 IC 的設(shè)計(jì)方法（版圖數(shù)據(jù)庫(kù)中的曼哈頓形狀、SPICE/Verilog 作為源網(wǎng)表等）。

在 FO-WLP 中，IC 封裝組采用的設(shè)計(jì)方法通?；?a target="_blank">電子表格（以捕捉設(shè)計(jì)意圖）、設(shè)計(jì)內(nèi)制造檢查的設(shè)計(jì)方法，而且（傳統(tǒng)上）沒(méi)有自動(dòng)版圖與電路圖比較(LVS) sign-off。自動(dòng)化的 LVS 過(guò)去在封裝領(lǐng)域并不流行，因?yàn)?a target="_blank">元器件和所需 I/O 的數(shù)量通常很少，一張簡(jiǎn)單的電子表格或焊線圖足以滿足肉眼檢查的需要。但隨著 HDAP 的發(fā)展及其使用范圍的擴(kuò)大，對(duì)使用類似 LVS 的自動(dòng)化流程來(lái)檢測(cè)和高亮顯示封裝連接關(guān)系錯(cuò)誤的需求變得越來(lái)越明顯。

要想成功識(shí)別芯片缺陷，必須對(duì)器件應(yīng)用高質(zhì)量的測(cè)試，以及在出現(xiàn)失效時(shí)執(zhí)行準(zhǔn)確的診斷。設(shè)計(jì)人員通常選擇使用既針對(duì)固定故障，也針對(duì)各種時(shí)序故障模型的測(cè)試向量。高質(zhì)量的測(cè)試標(biāo)準(zhǔn)可以確保制造測(cè)試流程不會(huì)遺漏有缺陷的元件。

此外，嵌入式分析技術(shù)也被越來(lái)越多地用于識(shí)別芯片缺陷以及設(shè)計(jì)的預(yù)期功能中存在的異常，這些異常可能是由于缺陷，也可能是由于軟件錯(cuò)誤和網(wǎng)絡(luò)安全威脅所致。本文聚焦的安全應(yīng)用需要極高水平的測(cè)試質(zhì)量，并且支持對(duì)現(xiàn)場(chǎng)退貨進(jìn)行全面診斷。本文將討論運(yùn)用嵌入式確定性測(cè)試來(lái)實(shí)現(xiàn)安全應(yīng)用所需的可測(cè)試性和高安全性水平的測(cè)試方法，以及如何應(yīng)用嵌入式分析技術(shù)在器件的功能層面提供一個(gè)安全層。

審核編輯：湯梓紅