SuhelDhanani
在設計規模和復雜性不斷增長的世界里,SoC 和 FPGA 設計需要以更低功耗提供更高性能的情況將繼續在行業中存在。在 AMD,我們深知,保持領先意味著需要找到更為有效的方法,以此優化設計來實現最高性能。
AMD Vivado 設計套件是業界領先的由機器學習提供支持的電子設計自動化工具。這一高性能開發環境可為硬件開發人員及系統架構師提供系統設計、集成和實現的巨大優勢,不僅可優化設計周期,而且還能帶來更好的結果。
事實上,最新版本 Vivado 設計套件 2023.1 將 Versal 自適應 SoC的結果質量( QoR )平均提高了 8%(注釋1),將 UltraScale+ 自適應 SoC 和 FPGA 的結果質量平均提高 13%(注釋2)。很高興今天能進一步分享這款智能設計工具。
快速編譯,提高生產力
更快的編譯對于硬件開發人員高效處理復雜設計至關重要。為了加速流程的各個環節,Vivado 設計套件為綜合、布局、布線、物理優化和設計收斂提供了卓越的編譯速度。
特別是,我們還開發了一個可縮短編譯時間并減少內存開銷的獨特功能:Abstract Shell(抽象外殼)。Abstract Shell 能圍繞可重新配置分區創建僅限于最小接口的靜態設計檢查點。由于存在檢查點,因此每次迭代只編譯一小部分設計即可。換言之,AbstractShell 無需對整個設計進行重新編譯,其具有巨大的編譯時間優勢。
除此之外,借助 AbstractShell,無論團隊身處何處,都可同時進行一項設計。該功能可在無需共享專有數據的情況下向多個用戶提供應用場景,從而實現協作設計環境。這可為復雜設計帶來高生產率、快速優化以及強大的安全功能。
以更少迭代帶來優異的結果
隨著復雜性的提升,出現與性能相關的挑戰的可能性就越大。當今的硬件開發人員需要高級工具來高效解決問題并實現性能目標。
我可以很自豪地說,Vivado 設計套件是一款使用獨特機器學習算法實現智能設計運行的設計軟件。這一功能可幫助開發人員以更少的設計迭代實現更高的 QoR。
智能設計運行分為三個階段:設計優化、工具選項探索以及“最后一英里”時序收斂。簡單來說,該功能可通過自動計算設計分數(達到時序收斂的可能性)并分析影響性能的問題來節省時間,減少工作量。智能設計運行基于超過 10 萬組訓練數據從 60 多種專有定制策略中提取,可生成流程和方法指南以及基于機器學習的建議,逐步完成各個階段,直至達到性能目標。
Versal 器件的精確功耗估算
在設計周期早期,硬件開發人員需要精確估算功耗,以免浪費工作,并朝著滿足系統需求的道路邁進。
回到 Vivado 設計套件 2022.2,我們推出了新一代功耗估算工具:電源設計管理器(PowerDesignManager)。該工具針對穩定性和準確性精心構建,特別適合帶硬 IP 塊的大型器件。
電源設計管理器針對 Versal 器件的關鍵硬化 IP 提供了易于使用的界面和增強向導。此外,該工具還采用最新表征模型確保目標器件的功耗估算準確性,其可通過改善與熱能及供電有關的約束幫助平臺面向未來做好準備。
借助 Vivado 設計套件 2023.1,我們將電源設計管理器支持擴展至更多器件。這些器件目前包括 Versal HBM 系列,該系列集成了快速內存、連接安全功能以及自適應計算,有助于為內存受限的計算密集型工作負載(如機器學習、數據庫加速以及下一代防火墻等)消除處理及瓶頸問題。
下載最新 Vivado 設計套件
現在,硬件開發人員和系統架構師比以往任何時候都更需要高級設計工具來滿足大型、復雜的自適應 SoC 及 FPGA 設計的功耗及性能需求。
利用 AMD 自適應器件以及機器學習提供支持的 Vivado 設計套件,開發人員可以從一開始就通過縮短增量編譯時間、減少設計迭代次數和精確的功耗估算來優化獲得高質量結果的途徑。
歡迎進一步了解最新版本的新增功能,并下載 Vivado 設計套件。
注釋(上下滑動查看)
1.在 2023 年 3 月 26 日之前,AMD Vivado 工程團隊對使用 AMD Vivado ML 軟件工具 2023.1 版運行智能設計運行 (IDR) 模式和運行默認模式的 45 個客戶的 AMD Versal 設計進行了測試。結果反映了單次測量運行的所有設計以及平均差異和計算差異。實際結果會因具體設計、系統配置和軟件版本等因素而異。VIV-003
2.在 2023 年 4 月 14 日之前,AMD Vivado 工程團隊針對使用 AMD Vivado ML 軟件工具 2023.1 版運行智能設計運行 (IDR) 模式和運行默認模式的 50 個客戶的 AMD Virtex UltraScale+ 設計進行了測試。結果反映了單次測量運行的所有設計以及平均差異和計算差異。實際結果會因具體設計、系統配置和軟件版本等因素而異。VIV-004
2023 年超威半導體公司版權所有。保留所有權利。AMD、AMD 箭頭標識、UltraScale+、Vivado、Versal、Virtex 及其組合均是超威半導體公司的商標。
-
FPGA
+關注
關注
1626文章
21678瀏覽量
602004 -
amd
+關注
關注
25文章
5449瀏覽量
133958 -
賽靈思
+關注
關注
32文章
1794瀏覽量
131175 -
soc
+關注
關注
38文章
4124瀏覽量
217964 -
Xilinx
+關注
關注
71文章
2164瀏覽量
121036 -
開發環境
+關注
關注
1文章
222瀏覽量
16586 -
編譯
+關注
關注
0文章
654瀏覽量
32813 -
Vivado
+關注
關注
19文章
808瀏覽量
66347
原文標題:Vivado 設計套件助力快速編譯設計并達到性能目標
文章出處:【微信號:賽靈思,微信公眾號:Xilinx賽靈思官微】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論