精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Versal HDIO OBUFT和IOBUF三態時序影響

XILINX開發者社區 ? 來源:XILINX開發者社區 ? 2023-07-12 09:50 ? 次閱讀

問題描述:

本文著重探討 HDIO OBUFT 和 IOBUF 用例。如果含三態控制 (OBUFT/IOBUF) 的 HDIO 輸出緩沖器的上電電壓為 3.3V 或 2.5V 并且 Data(數據)控制信號與 Tristate(三態)控制信號的切換時間彼此相近,則可能會受到三態數據爭用條件的影響。

僅當三態和數據開關彼此相反(例如,三態 0 -> 1 且數據 1 -> 0)時,此爭用條件才會導致問題。當三態和數據開關同向(例如,三態 0 -> 1 且數據 0 -> 1)時,則不會導致問題。

生成的輸出可能會驅動錯誤的焊盤電壓。焊盤可能保持在此錯誤電壓下,直至三態(dataValidBeforeTristate 場景)或數據(dataValidAfterTrisate 場景)再次切換為止。

b9c18b6e-1fda-11ee-962d-dac502259ad0.png

dataValidBeforeTristate = 550ps
dataValidAfterTristate = 200ps

受影響的器件:除 VSVD1760 外的其他封裝中的 VC1902、VC1802、VM1802、VM1402 和 VM1302。

僅限含 HD bank 的器件才會受到 HDIO IOBUF 和 OBUFT 用例的影響。VSVD1760 封裝不含 HDIO bank,因此不受影響。

受影響的 IP 核:

雖然 IP 通常并不強制使用 HDIO,但以下 IP 核使用 HDIO 緩沖器的方式很可能使其受此問題影響。此處隨附的 Tcl 腳本可用于幫助調整諸多場景下的數據到三態布線關系:

AXI 1G 以太網

AXI QSGMII

三模以太網 MAC

AXI QSPI

解決方法:

要解決該問題,請確保在有問題的窗口(dataValidBeforeTristate = 0.550ps 和 dataValidAfterTristate = 0.200ps)中,數據和三態不執行切換。

在 Vivado 2021.2 和更高版本中,DRC 將向用戶標記此問題:

b9de6dce-1fda-11ee-962d-dac502259ad0.png

下列方法可用于確保在有問題的窗口中,數據和三態不執行切換:

1. 通過設計系統將三態和數據切換偏移一個周期。

2. 寄存的數據和三態信號可以在 IOL Flop 的 I 輸入中利用數據和三態的邏輯 OR 來避免此問題。

b9fc0514-1fda-11ee-962d-dac502259ad0.png

替換為

ba1ed7e2-1fda-11ee-962d-dac502259ad0.png


時序圖示例:

ba302740-1fda-11ee-962d-dac502259ad0.png

3. 通過 Tcl 腳本使用 set_data_check 約束來確保數據和三態信號線的偏差足以確保數據和三態都能避免出現爭用條件。

注釋:僅當數據和三態都發生切換時,才會發生此問題。在 Data 管腳上,Open Drain(開漏)接口保持常量“0”,因此常用 2.5V 接口和 3.3V 接口(如 I2C)將不受影響。

僅當數據或三態已綁定時,才能通過以下命令豁免 DRC。

ba52c250-1fda-11ee-962d-dac502259ad0.png

對于 Vivado 2022.1 和更低版本,您可使用隨附的fixHDIO.tcl 腳本來評估影響,并且可能通過布線來修復此問題。

此腳本將檢查 IOBUF 或 OBUFT 的設計,并檢查三態與數據之間的延遲,確認在有問題的窗口內是否發生切換。

如果發生了切換,此腳本將通過set_data_check 置位來取消這些信號線的布線,重新布線,并報告結果。

要運行該腳本,請打開已實現的設計或 DCP。

在 Tcl 控制臺中,使用 source 命令找到該腳本:

source -quiet fixHDIO.tcl

找到 Tcl 腳本后,可運行多個過程來分析設計:

getHDIOTristateBuffers- 列出以 2.5V 或 3.3V 上電的 HDIO bank 中含三態控制的所有緩沖器,這些緩沖器可能會受到三態/數據爭用問題的影響。

reportHDIOTristateBuffers- 報告以 2.5V 或 3.3V 上電的 HDIO bank 中含三態控制的所有緩沖器(可能受三態/數據爭用問題影響),并描述用于報告這些緩沖器的原因的機制。

validateHDIOTristateBuffers- 該命令將分析設計,查看是否有足夠的時序裕度能在尚未運行fixHDIOTristateBuffers 時就避免出現爭用條件。如果發生違例,則必須運行 fixHDIOTristateBuffers 來解決問題。

waiveHDIOTristateBuffers - 該命令應僅用于為下列已寄存的緩沖器豁免 DRC 違例:此類緩沖器在三態/數據管腳之間實現 OR 門控,或者已知不受影響(即,在設計中,數據和三態控制已偏移)。運行 fixHDIOTristateBuffers 后,應自動禁止顯示這些緩沖器的 DRC 違例。 僅限在已知不存在問題的緩沖器上運行該過程。 fixHDIOTristate 緩沖器將通過更改時序來解決此問題,應將其用于有問題場景的所有緩沖器。

fixHDIOTristateBuffers - 為沒有足夠數據和三態偏差的緩沖器的數據和三態信號線執行重新布線。此命令不修復在三態/數據管腳之間需要 OR 門控的已寄存的緩沖器。此過程結束時會報告時序關系。此過程結束時,應在 Tcl 中運行“report_route_status”以驗證腳本確實能夠成功完成信號線的重新布線。 如不執行此操作,可能導致該腳本誤報所有時序路徑都已滿足。

timeHDIOTristateBuffers - 報告數據與三態管腳之間的時序關系。應在 fixHDIOTristateBuffers 插入必要的時序約束后運行此命令。如果該工具能夠找到布線解決方案,那么應僅存在正時序裕量。

分析結果:

fixHDIOTristateBuffers 和 timeHDIOTrisateBuffers 將報告所提供的緩沖器上的時序。裕量值為正表示腳本已成功完成 Data (I) 和 Tristate 控制 (T) 的重新布線。

在此場景下為了正確定時,將對數據或三態給予 1000ns 的要求。預計將有一條信號線存在較大的偏差要求。 只要信號線均為正,就不會發生 HDIO 三態沖突。

出現如下消息表示,如果 Tcl 腳本無法通過新的布線解決該問題,那么布線器就無法以充足的偏差完成設計的重新布線。

注釋:在此場景中,如果報告的裕量為正值,那么即使出現該警告也沒問題。

ba6a63e2-1fda-11ee-962d-dac502259ad0.png

該腳本將標記 IOB 觸發器對數據和三態進行寄存的情況,但不會嘗試解決。


這些管腳需實現與上述邏輯等效的電路更改,并對驅動 IOB 數據寄存器的輸入管腳的數據和三態信號線執行 OR 邏輯。

如果 Tcl 腳本以避免出現該問題的方式成功完成數據和三態管腳的重新布線,則將需要修改設計。圍繞此問題常見的修改包括:

寄存數據和三態控制信號,對數據控制和三態控制執行 OR 邏輯,如上所述。

調整設計,使三態和數據斷言偏移一個周期。

如果出現該腳本無法解決此問題的罕見情況,請評估選項 1“將三態和數據切換偏移一個周期”和選項 2“對數據和三態執行邏輯 OR”,并對設計執行必要的更改。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 以太網
    +關注

    關注

    40

    文章

    5284

    瀏覽量

    169578
  • 寄存器
    +關注

    關注

    31

    文章

    5250

    瀏覽量

    119179
  • 緩沖器
    +關注

    關注

    6

    文章

    1903

    瀏覽量

    45314
  • 觸發器
    +關注

    關注

    14

    文章

    1990

    瀏覽量

    60860
  • Versal
    +關注

    關注

    1

    文章

    151

    瀏覽量

    7596

原文標題:開發者分享|設計咨詢 - Versal:HDIO OBUFT 和 IOBUF 三態時序影響

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發者社區】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    什么是三態電路 三態電路有什么特點

    三態電路有什么特點,什么是上拉電阻、下拉電阻以及高阻?
    的頭像 發表于 05-21 07:28 ?6581次閱讀
    什么是<b class='flag-5'>三態</b>電路 <b class='flag-5'>三態</b>電路有什么特點

    什么是三態門和OC門?

    三態門和OC門一、OC門實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導線上,將這些與非門上的數據(狀態)用同一條導線輸送出去。因此,需要一種新的與非門電路來實現線與邏輯,這種門電路
    發表于 05-26 13:01

    labview做一組三態燈求助

    如果:紅色-0,綠色-1,藍色-2 輸入:數組 輸出:布爾數組或簇 例如:輸入數組為〔0 1 2 1 0〕 希望輸出顯示為紅色,綠色,藍色,綠色,紅色的一組三態燈。 網上給的子vi是利用bool引用句柄實現一個燈的三態顯示,如果數組元素少的話用枚舉可以實現,但是如果數組元
    發表于 12-09 14:32

    高阻三態門的電路原理分析

    高阻三態門高阻 高阻的實質:電路分析時高阻可做開路理解。你可以把它看作輸出(輸入)電阻非常大。他的極限可以認為懸空。也就是說理論上
    發表于 01-08 11:03

    三態緩沖區未按預期工作

    嗨,我寫了一個非常簡單的代碼,其中FGPA從/向處理器讀/寫。我使用以下代碼推斷數據總線的三態緩沖區(16位寬)。 - 推斷IOBUF io_datah s_data_read注意
    發表于 03-08 14:01

    三態門的工作原理是什么?

    三態門的工作原理是什么?
    發表于 05-20 06:55

    三態單片機IO的三態是指什么

    一、三態單片機IO的三態是指:高電平(1)、低電平(0)、高組態(Z)。二、高阻高阻i是一種電路狀態.既不是高電平,也不是低電平,以高阻對下級電路輸出,下級電路什么影響也沒有.高阻
    發表于 11-25 06:42

    什么是三態門? 三態邏輯與非門電路以及三態門電路

    什么是三態門? 三態門,是指邏輯門的輸出除有高、低電平兩種狀態外,還有第種狀態——高阻狀態的門電路 高阻相當于隔斷狀態。
    發表于 05-26 12:48 ?4.6w次閱讀
    什么是<b class='flag-5'>三態</b>門? <b class='flag-5'>三態</b>邏輯與非門電路以及<b class='flag-5'>三態</b>門電路

    三態門的組成及工作原理

    三態門的組成及工作原理
    發表于 02-28 19:13 ?2.5w次閱讀
    <b class='flag-5'>三態</b>門的組成及工作原理

    三態緩沖器介紹

    三態緩沖器三態緩沖器三態緩沖器三態緩沖器三態緩沖器三態緩沖器
    發表于 11-16 11:59 ?0次下載

    三態緩沖器介紹_三態緩沖器邏輯符號

    三態數據緩沖器是數據輸入/輸出的通道,數據傳輸的方向取決于控制邏輯對三態門的控制。本文介紹三態緩沖器的邏輯符號。
    發表于 01-11 10:42 ?1.5w次閱讀
    <b class='flag-5'>三態</b>緩沖器介紹_<b class='flag-5'>三態</b>緩沖器邏輯符號

    三態門有哪三態_三態門有什么特點

    本文開始介紹了三態門的定義與三態門的應用,其次對三態門的三態及特點進行了介紹,最后闡述了三態輸出門電路與
    發表于 03-01 14:47 ?12.8w次閱讀
    <b class='flag-5'>三態</b>門有哪<b class='flag-5'>三態</b>_<b class='flag-5'>三態</b>門有什么特點

    三態門怎么理解

    三態門亦稱“三態輸出門”、“三態門輸出電路”。是一種重要的總線接口電路。具有高電平、低電平和高阻抗種輸出狀態的門電路。
    的頭像 發表于 03-10 09:29 ?1.8w次閱讀

    HDIO OBUFTIOBUF用例簡析

    本文著重探討 HDIO OBUFTIOBUF 用例。如果含三態控制 (OBUFT/IOBUF
    的頭像 發表于 07-12 10:04 ?1164次閱讀
    <b class='flag-5'>HDIO</b> <b class='flag-5'>OBUFT</b>和<b class='flag-5'>IOBUF</b>用例簡析

    三態緩沖器的工作原理和應用

    三態緩沖器(Three-state buffer),又稱為三態門、三態驅動器,是一種特殊的邏輯門電路,其工作原理主要基于三態輸出控制。三態
    的頭像 發表于 08-02 17:47 ?1121次閱讀