精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

設計更簡單,運行更穩健,UCIe標準如何“拿捏”Multi-Die系統?

新思科技 ? 來源:未知 ? 2023-07-14 17:45 ? 次閱讀

如今,從數據中心到邊緣層,再到萬物智能網絡的深處,先進的Multi-Die系統實現了前所未有的性能水平。Multi-Die系統不是通用的單體架構芯片,而是由一系列異構芯片(也稱“小芯片”)組成,其中小芯片針對每個功能組件進行了優化。雖然Multi-Die系統具有更高的靈活性并在系統功耗和性能方面表現優異,但也帶來了極高的設計復雜性。


通用芯粒互連技術(UCIe)標準于2022年3月發布,旨在推動Multi-Die系統中Die-to-Die連接的標準化。UCIe可以簡化不同供應商和不同工藝技術芯片之間的互操作性。即便符合UCIe標準的Multi-Die系統在開發、測試和制造過程中表現良好,但在實際運行時,又如何確保系統的Die-to-Die連接繼續保持穩健安全并經過測試驗證呢?本文將探討如何通過IP、測試、硬件加速等方式滿足相關要求,從而確保Multi-Die系統的可靠性。


采用UCIe標準的優勢


試想一下這種情形:Multi-Die系統包含兩塊芯片,分別來自兩家不同的供應商,并采用了不同的工藝技術,比如7nm和3nm;而且,還需要這兩塊芯片能夠無縫地相互通信并支持行業標準協議,比如PCI Express(PCIe)和CXL等。要知道,在設計中每添加一塊芯片,系統的延遲就會增加,性能也會隨之降低。


要讓所有芯片協同工作,并克服延遲難題,需要遵循正確的標準。為Multi-Die系統采用UCIe標準具有以下幾個優勢:


  • 確保互操作性并降低延遲。選擇符合UCIe標準的接口IP可以實現芯片之間的無縫連接和互操作性,而又不會影響整個系統。將系統設計為符合UCIe標準,可以在保持相同延遲的情況下降低功耗并提高性能。

  • 借助冗余通道實現故障修復。UCIe規范在PHY的兩側之間提供了冗余通道,可以通過額外的通道實現故障修復。無論是否連接到外部環境,所有芯片都必須通過UCIe通道進行訪問、測試和修復,同時UCIe通道還可以用于監測正在發生的芯片問題。


為確保Multi-Die系統能夠長期正常工作,除了采用UCIe標準外,還需要從一開始就保證高質量。鑒于Multi-Die系統的復雜性,不僅要在SoC的開發和制造過程中實現更高的質量,還要在現場運行很長時間后繼續保持高質量。為此,需要使用高質量的構建模塊(即芯片和IP)、硬件加速和驗證工具,并開展持續的測試和現場監測(包括修復),從而主動解決各種潛在問題。


如何確保基于UCIe的Multi-Die系統穩健運行


除了控制器和PHY IP外,以下是確保基于UCIe的Multi-Die系統穩健運行的另外三項要求:


1. 使用協議驗證IP和硬件輔助驗證平臺,從一開始就保證質量


在軟件仿真器上運行協議驗證IP解決方案,有助于從一開始就確保高質量的UCIe組件和接口層,包括現場設備集成(FDI)上的協議層、原始Die-to-Die接口(RDI)上的PHY接口、中間適配層,或Die-to-Die適配器的實現。


隨著設計范圍擴大至全棧,涉及到多模塊芯片組配置和復雜的Multi-Die系統時,只靠純軟件仿真已經難以滿足要求,需要運用更多工具來驗證整個系統或各個芯片。在對大型Multi-Die系統進行實際驗證時,硬件輔助驗證(HAV)平臺尤為關鍵,比如新思科技ZeBu硬件加速系統和新思科技HAPS原型系統。為涵蓋所有驗證用例(從早期的RTL開發,到互操作性和硬件合規性驗證),多MHz周期性能、優化的UCIe協議解決方案(事務處理器、速度適配器、硬件接口卡)和系統級調試抽象必不可少。


2. 通過測試確保互連性能符合預期


測試是所有芯片設計過程中的重要一環。在Multi-Die系統中,芯片之間的互連通常基于UCIe等接口。為確保按預期運行,這些互連中不得存在任何固定型故障、開路或短路。信號完整性非常重要,因此必須測量該參數以評估是否存在性能降級情況。UCIe標準要求具有額外的互連以實現冗余。鍵合后測試可以解決一些可能觸發切換互連通道的互連層面問題。在理解故障模型的基礎上開發的算法測試也可以用于評估互連缺陷。


3. 采用芯片生命周期管理策略


UCIe接口是Multi-Die系統中芯片之間進行功能通信的主要接口。由于UCIe接口以非常高的速度運行并且是通信的關鍵路徑,因此必須在整個生命周期內對其進行監測和管理。通過監測UCIe的運行狀況,可以為汽車、醫療等領域的安全關鍵型應用提供巨大幫助。例如,在自動駕駛汽車應用中,通過對UCIe的運行狀況進行監測,可以讓車主及時進行預防性維修,或者提醒車主到店維修,以防在高速道路上發生故障。


新思科技芯片生命周期管理(SLM)系列可在運行期間主動監測UCIe接口,發現通道信號質量下降,即在通道發生故障之前予以修復。此外,它還提供內置自測(BIST),可檢測軟錯誤或硬錯誤以采取糾正措施。


結語


芯片設計正在發生轉變。為Multi-Die系統采用UCIe標準只是實現無縫連接和互操作性的第一步。要想駕馭先進Multi-Die系統設計中的復雜性,遵守UCIe標準中的要求是關鍵。如果想要進一步探索UCIe,或了解新思科技如何助力簡化Multi-Die系統設計流程,歡迎查閱新思科技官網,或點擊“閱讀原文”,了解Multi-Die系統解決方案









原文標題:設計更簡單,運行更穩健,UCIe標準如何“拿捏”Multi-Die系統?

文章出處:【微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 新思科技
    +關注

    關注

    5

    文章

    787

    瀏覽量

    50307

原文標題:設計更簡單,運行更穩健,UCIe標準如何“拿捏”Multi-Die系統?

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    最新Chiplet互聯案例解析 UCIe 2.0最新標準解讀

    與底層基礎芯片封裝在一起,形成一個系統級芯片。 ? ? 在單個芯片內部,基于Chiplet架構的IO DieDie-to-Die互聯技術是增強單個芯片性能和性價比的關鍵途徑。片內的高速互聯可以大大降低數據傳輸的延遲和功耗。通過
    的頭像 發表于 11-05 11:39 ?658次閱讀
    最新Chiplet互聯案例解析 <b class='flag-5'>UCIe</b> 2.0最新<b class='flag-5'>標準</b>解讀

    新思科技發布全球領先的40G UCIe IP,助力多芯片系統設計全面提速

    IP,可實現異構和同構芯片之間的快速連接。 新思科技40G UCIe PHY IP 能夠在同樣的芯片尺寸和能效基礎上,提供比 UCIe 規范高 25% 的帶寬。 集成了信號完整性監控器和可測試性功能從而提高多芯片系統封裝的可靠
    發表于 09-10 13:45 ?392次閱讀

    Alphawave推出業界首款支持臺積電CoWoS封裝的3nm UCIe IP

    半導體IP領域的先鋒企業Alphawave Semi近日宣布了一項重大技術突破,成功推出了業界首款基于最新UCIe(Universal Chiplet Interconnect Express)標準
    的頭像 發表于 08-01 17:07 ?768次閱讀

    新思科技ZeBu EP和HAPS-100 A12 FPGA的關鍵用例

    從用于人工智能工作負載的大型單片SoC到復雜的Multi-Die系統,當今的芯片設計對軟件和硬件驗證提出了更大的挑戰。門的數量擴展到數十億級別,若開發者要想找出軟件和芯片缺陷與故障的根本原因,所需的容量也急劇增加。由于產品上市時間壓力始終存在,速度和容量成為對驗證
    的頭像 發表于 07-18 11:04 ?864次閱讀

    新思科技攜手英特爾推出可量產Multi-Die芯片設計解決方案

    提供了一個統一的協同設計與分析解決方案,通過新思科技3DIC Compiler加速從芯片到系統的各個階段的多裸晶芯片設計的探索和開發。此外,新思科技3DSO.ai與新思科技3DIC Compiler原生集成,實現了信號、電源和熱完整性的優化,極大程度地提高了生產力并優化系統
    的頭像 發表于 07-16 09:42 ?540次閱讀

    新思科技面向英特爾代工推出可量產的多裸晶芯片設計參考流程,加速芯片創新

    3DIC Compiler協同設計與分析解決方案結合新思科技IP,加速英特爾代工EMIB技術的異構集成 摘要: 新思科技人工智能(AI)驅動型多裸晶芯片(Multi-die)設計參考流程已擴展至
    發表于 07-09 13:42 ?765次閱讀

    新思科技針對主要代工廠提供豐富多樣的UCIe IP解決方案

    Multi-Die設計之所以成為可能,除了封裝技術的進步之外,用于Die-to-Die連接的通用芯粒互連技術(UCIe標準也是一大關鍵。 通過混合搭配來自不同供應商,甚至基于不同代工
    的頭像 發表于 07-03 15:16 ?912次閱讀

    新思科技與英特爾在UCIe互操作性測試進展

    英特爾的測試芯片Pike Creek由基于Intel 3技術制造的英特爾UCIe IP小芯片組成。它與采用臺積電公司N3工藝制造的新思科技UCIe IP測試芯片形成組合。
    的頭像 發表于 04-18 14:22 ?694次閱讀

    關于2024年Multi-Die系統設計的四個重要預測

    ChatGPT等應用作為生活中不可或缺的工具,需要海量數據才能維持正常運轉。
    的頭像 發表于 01-11 09:29 ?581次閱讀

    從數月到幾小時,這枚Multi-Die系統芯片是如何快速交付的?

    軟件已成為當今電子系統中不可或缺的組成部分。從虛擬現實(VR)頭顯,到高等級自動駕駛汽車,這些由軟件驅動的系統都依賴于精密的復雜算法,才能讓從元宇宙沉浸式體驗到高級駕駛輔助系統等功能得以實現。
    的頭像 發表于 12-26 17:53 ?743次閱讀

    數據中心CPU芯粒化及互聯方案分析-PART2

    隨著核心數量的增長和多die模式的流行,過去幾年中,各大計算芯片企業逐漸從Multi-Die模式轉向Central IO Die模式。以 IO Die 為代表的新興互聯技術正在打破芯片
    的頭像 發表于 12-20 18:51 ?1938次閱讀
    數據中心CPU芯粒化及互聯方案分析-PART2

    如何輕松搞定高性能Multi-Die系統

    2D芯片設計中通常為二階或三階的效應,在Multi-Die系統中升級為主要效應。
    的頭像 發表于 12-19 17:24 ?612次閱讀

    Multi-Die系統驗證很難嗎?Multi-Die系統驗證的三大挑戰

    在當今時代,摩爾定律帶來的收益正在不斷放緩,而Multi-Die系統提供了一種途徑,通過在單個封裝中集成多個異構裸片(小芯片),能夠為計算密集型應用降低功耗并提高性能。
    的頭像 發表于 12-12 17:19 ?1218次閱讀

    深度詳解UCIe協議和技術

    Universal Chiplet Interconnect Express (UCIe) 是一個開放的行業互連標準,可以實現小芯片之間的封裝級互連,具有高帶寬、低延遲、經濟節能的優點。
    發表于 12-11 10:37 ?2419次閱讀
    深度詳解<b class='flag-5'>UCIe</b>協議和技術

    Multi-Die系統,掀起新一輪技術革命!

    利用Multi-Die系統能實現異構集成,并且利用較小Chiplet實現更高良率,更小的外形尺寸和緊湊的封裝,降低系統的功耗和成本。Ansys半導體產品研發主管Murat Becer指出:“3DIC正在經歷爆炸性增長,我們預計今
    的頭像 發表于 11-29 16:35 ?635次閱讀