精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

pcb設計中常見的走線等長要求是什么

凡億PCB ? 來源:凡億PCB ? 作者:凡億PCB ? 2023-07-27 07:40 ? 次閱讀

1、在做 PCB 設計時,為了滿足某一組所有信號線的總長度滿足在一個公差范圍內,通常要使用蛇形走線將總長度較短的信號線繞到與組內最長的信號線長度公差范圍內,這個用蛇形走線繞長信號線的處理過程,就是我們俗稱的 PCB 信號等長處理。等長的目標是為了滿足同組信號的時序匹配要求。

2、等長范圍應嚴格遵守不同接口或者信號的要求,具體的可參考模塊規范內容。如若有疑問,及時與客戶進行確認。

3、處理等長之前應先把同組內線長最長的信號線找到,第一步優化最長信號的長度。

4、等長處理完后應對整根信號線路徑進行檢查,檢查其是否避開干擾源,檢查其是否合格。

5、等長處理時,間距優選4W,如空間受限,可調整到3W;等長高度控制在40-150mil為宜,不能過高;轉角長度不小于線寬的1.5倍,一般控制在6-10mil大小,如線寬4mil,轉角大小控制在6mil,轉角不能太小,如圖1所示。

1364a488-2c0d-11ee-a368-dac502259ad0.png

圖1 蛇形走線的要求

6、等長應盡量處理在水平或豎直方向上,避免處理在斜線上;處理不能太過散亂,應盡量集中處理,保證其美觀性,原則上是處理完一根信號后,第二根先修線挨到其旁邊,再對第二根進行等長處理,以保證空間的利用率及整體設計美觀性。同一設計內,等長的高度應控制差不多相同,不要相差太多,如圖2。

138ea0c6-2c0d-11ee-a368-dac502259ad0.png

圖2 PCB的蛇形咬合等長

7、處理完等長后,應檢查其參考層情況,不允許其跨分割。PCB上時鐘信號(一般以clk結尾)等重要信號也要避免跨分割情況出現,跨分割后會導致信號阻抗突變。

13c70074-2c0d-11ee-a368-dac502259ad0.png

圖3 PCB布線夸分割

8、當走線的參考平面有跨電源層時,建議在2個電源層分別加對地電容以提供完整的回流路徑,如圖4所示。

14184fec-2c0d-11ee-a368-dac502259ad0.png

圖4 走線夸分割處理

9、差分信號對內等長位置應在不耦合產生的位置附近進行等長,對內等長高度及寬度參考下圖5示要求。

1447d938-2c0d-11ee-a368-dac502259ad0.png

圖5 差分線的等長要求


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4317

    文章

    23004

    瀏覽量

    396237
  • PCB設計
    +關注

    關注

    394

    文章

    4670

    瀏覽量

    85281
  • 布線
    +關注

    關注

    9

    文章

    766

    瀏覽量

    84292
  • 差分線
    +關注

    關注

    0

    文章

    37

    瀏覽量

    8895
  • 差分信號線
    +關注

    關注

    0

    文章

    10

    瀏覽量

    1959

原文標題:PCB設計中常見的走線等長要求

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    PCB設計高速模擬輸入信號方法及規則

    本文主要詳解PCB設計高速模擬輸入信號,首先介紹了PCB設計高速模擬輸入信號方法,其次闡
    發表于 05-25 09:06 ?9041次閱讀
    <b class='flag-5'>PCB設計</b>高速模擬輸入信號<b class='flag-5'>走</b><b class='flag-5'>線</b>方法及規則

    PCB設計規則——等長 的體會

    滿足要求,降低PCB設計復雜度。只要清楚PCB板上延時,表層
    發表于 12-01 11:00

    PCB設計中DDR布線要求及繞等長要求

    本期講解的是高速PCB設計中DDR布線要求及繞等長要求。布線要求數據信號組:以地平面為參考,給信號回路提供完整的地平面。特征阻抗控制在50~
    發表于 10-16 15:30

    高速PCB設計調整線長度

    。  而絕對的要求是控制兩個器件之間的延遲為某一個值,比如器件A、B之間的延遲為Ins,而這樣的要求往往由高速電路設計者提出,而由PCB
    發表于 11-27 15:22

    高速PCB設計常見問題

    。 問:在高速PCB設計中,串擾與信號的速率、的方向等有什么關系?需要注意哪些設計指標來避免出現串擾等問題? 答:串擾會影響邊沿速率,一般來說,一組總線傳輸方向相同時,串擾因素會
    發表于 01-11 10:55

    AD9446 LVDS信號PCB的差分對間等長有沒有要求

    我的AD9446的工作在LVDS模式下,請問對于AD9446(100MHz),LVDS信號PCB的差分對間等長有沒有
    發表于 12-18 06:26

    PCB與擺件規則

    PCB設計PCB設計layout對PCB
    發表于 07-21 16:33 ?0次下載

    開關電源的PCB設計(布局、排版、)規范

    開關電源的PCB設計(布局、排版、)規范
    發表于 09-06 16:03 ?0次下載

    pcb開窗怎么設計_PCB設計怎樣設置開窗

    本文主要介紹的是pcb開窗,首先介紹了PCB設計中的開窗和亮銅,其次介紹了如何實現PCB開窗上錫,最后闡述了
    發表于 05-04 15:37 ?3.7w次閱讀
    <b class='flag-5'>pcb</b>開窗怎么設計_<b class='flag-5'>PCB設計</b>怎樣設置<b class='flag-5'>走</b><b class='flag-5'>線</b>開窗

    PCB設計等長的目的是什么

    PCB設計中,等長主要是針對一些高速的并行總線來講的。 由于這類并行總線往往有多根數據信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩次(DDRSDRAM)甚至4次,而隨著芯片運
    的頭像 發表于 10-24 09:29 ?9522次閱讀

    PCB設計中如何實現等長

    PCB 設計中,等長主要是針對一些高速的并行總線來講的。由于這類并行總線往往有多根數據信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩次(DDR SDRAM)甚至 4 次,而隨
    的頭像 發表于 11-22 11:54 ?1.9w次閱讀

    PCB設計中蛇形的作用

    蛇形PCB設計中會遇到的一種比較特殊的線形式(如下圖所示),很多人不理解蛇形的意義,
    的頭像 發表于 03-30 18:14 ?4634次閱讀

    有關PCB以及如何為PCB設計正確的重要事項

    設計 PCB 變得非常容易, 由于可用的工具負載。對于正在接觸PCB設計的初學者來說, 他可能不太關心PCB中使用的特性。然而,當你爬上
    的頭像 發表于 05-13 15:15 ?5277次閱讀
    有關<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>以及如何為<b class='flag-5'>PCB設計</b>正確<b class='flag-5'>走</b><b class='flag-5'>線</b>的重要事項

    PCB設計工作中常見的錯誤有哪些?

    一站式PCBA智造廠家今天為大家講講怎pcb設計過程中常見錯誤有哪些?PCB設計過程中常見錯誤歸納。接下來為大家介紹下PCB設計過程
    的頭像 發表于 05-23 09:02 ?1437次閱讀
    <b class='flag-5'>PCB設計工作中常見</b>的錯誤有哪些?

    PCB設計中常見等長要求

    PCB設計中常見等長要求
    的頭像 發表于 11-24 14:25 ?3187次閱讀
    <b class='flag-5'>PCB設計</b><b class='flag-5'>中常見</b>的<b class='flag-5'>走</b><b class='flag-5'>線</b><b class='flag-5'>等長</b><b class='flag-5'>要求</b>