01 硬件電路設計規范

1、 詳細理解設計需求，從需求中整理出電路功能模塊和性能指標要求;

2、 根據功能和性能需求制定總體設計方案，對 CPU 進行選型，CPU 選型有以下幾點要求：

a) 性價比高;

b) 容易開發：體現在硬件調試工具種類多，參考設計多，軟件資源豐富，成功案例多;

c) 可擴展性好;

3、 針對已經選定的 CPU 芯片，選擇一個與我們需求比較接近的成功參考設計，一般 CPU 生產商或他們的合作方都會對每款 CPU芯片做若干開發板進行驗證，比如 440EP 就有 yosemite 開發板和bamboo 開發板，我們參考得是 yosemite 開發板，廠家最后公開給用戶的參考設計圖雖說不是產品級的東西，也應該是經過嚴格驗證的，否則也會影響到他們的芯片推廣應用，縱然參考設計的外圍電路有可推敲的地方，CPU 本身的管腳連接使用方法也絕對是值得我們信賴的.

當然如果萬一出現多個參考設計某些管腳連接方式不同，可以細讀 CPU 芯片手冊和勘誤表，或者找廠商確認;另外在設計之前，最好我們能外借或者購買一塊選定的參考板進行軟件驗證，如果沒問題那么硬件參考設計也是可以信賴的;但要注意一點，現在很多 CPU都有若干種啟動模式，我們要選一種最適合的啟動模式，或者做成兼容設計。

4、 根據需求對外設功能模塊進行元器件選型，元器件選型應該遵守以下原則：

a) 普遍性原則：所選的元器件要被廣泛使用驗證過的盡量少使用冷偏芯片，減少風險;

b) 高性價比原則：在功能、性能、使用率都相近的情況下，盡量選擇價格比較好的元器件，減少成本;

c) 采購方便原則：盡量選擇容易買到，供貨周期短的元器件;

d) 持續發展原則：盡量選擇在可預見的時間內不會停產的元器件;

e) 可替代原則：盡量選擇 pin to pin 兼容種類比較多的元器件;

f) 向上兼容原則：盡量選擇以前老產品用過的元器件;

g) 資源節約原則：盡量用上元器件的全部功能和管腳;

5、 對選定的 CPU 參考設計原理圖外圍電路進行修改，修改時對于每個功能模塊都要找至少 3 個相同外圍芯片的成功參考設計，如果找到的參考設計連接方法都是完全一樣的，那么基本可以放心參照設計，但即使只有一個參考設計與其他的不一樣，也不能簡單地少數服從多數，而是要細讀芯片數據手冊，深入理解那些管腳含義，多方討論，聯系芯片廠技術支持，最終確定科學、正確的連接方式，如果仍有疑義，可以做兼容設計;這是整個原理圖設計過程中最關鍵的部分，我們必須做到以下幾點：

a) 對于每個功能模塊要盡量找到更多的成功參考設計，越難的應該越多，成功參考設計是“前人”的經驗和財富，我們理當借鑒吸收，站在“前人”的肩膀上，也就提高了自己的起點;

b) 要多向權威請教、學習，但不能迷信權威，因為人人都有認知誤差，很難保證對哪怕是最了解的事物總能做出最科學的理解和判斷，開發人員一定要在廣泛調查、學習和討論的基礎上做出最科學正確的決定;

c) 如果是參考已有的老產品設計，設計中要留意老產品有哪些遺留問題，這些遺留問題與硬件哪些功能模塊相關，在設計這些相關模塊時要更加注意推敲，不能機械照抄原來設計，比如我們老產品中的 IDE 經常出問題，經過仔細斟酌，廣泛討論和參考其他成功設計，發現我們的 IDE 接口有兩個管腳連線方式確實不規范;還有，針對FGPI 通道丟視頻同步信號的問題，可以在硬件設計中引出硬件同步信號管腳，以便進一步驗證，更好發現問題的本質;

6、 硬件原理圖設計還應該遵守一些基本原則，這些基本原則要貫徹到整個設計過程，雖然成功的參考設計中也體現了這些原則，但因為我們可能是“拼”出來的原理圖，所以我們還是要隨時根據這些原則來設計審查我們的原理圖，這些原則包括：

a) 數字電源和模擬電源分割;

b) 數字地和模擬地分割，單點接地，數字地可以直接接機殼地(大地)，機殼必須接大地;

c) 保證系統各模塊資源不能沖突，例如：同一 I2C 總線上的設備地址不能相同，等等;

d) 閱讀系統中所有芯片的手冊(一般是設計參考手冊)，看它們的未用輸入管腳是否需要做外部處理，如果需要一定要做相應處理，否則可能引起芯片內部振蕩，導致芯片不能正常工作;

e) 在不增加硬件設計難度的情況下盡量保證軟件開發方便，或者以小的硬件設計難度來換取更多方便、可靠、高效的軟件設計，這點需要硬件設計人員懂得底層軟件開發調試，要求較高;

f) 功耗問題;

g) 產品散熱問題，可以在功耗和發熱較大的芯片增加散熱片或風扇，產品機箱也要考慮這個問題，不能把機箱做成保溫盒，電路板對“溫室”是感冒的;還要考慮產品的安放位置，最好是放在空間比較大，空氣流動暢通的位置，有利于熱量散發出去;

7、 硬件原理圖設計完成之后，設計人員應該按照以上步驟和要求首先進行自審，自審后要達到有 95%以上把握和信心，然后再提交他人審核，其他審核人員同樣按照以上要求對原理圖進行嚴格審查，如發現問題要及時進行討論分析，分析解決過程同樣遵循以上原則、步驟;

8、 只要開發和審核人員都能夠嚴格按以上要求進行電路設計和審查，我們就有理由相信，所有硬件開發人員設計出的電路板一版成功率都會很高的，所以提出以下幾點：

a) 設計人員自身應該保證原理圖的正確性和可靠性，要做到設計即是審核，嚴格自審，不要把希望寄托在審核人員身上，設計出現的任何問題應由設計人員自己承擔，其他審核人員不負連帶責任;

b) 其他審核人員雖然不承擔連帶責任，也應該按照以上要求進行嚴格審查，一旦設計出現問題，同樣反映了審核人員的水平、作風和態度;

c) 普通原理圖設計，包括老產品升級修改，原則上要求原理圖一版成功，最多兩版封板，超過兩版將進行績效處罰;

d) 對于功能復雜，疑點較多的全新設計，原則上要求原理圖兩版內成功，最多三版封板，超過三版要進行績效處罰;

e)原理圖封板標準為：電路板沒有任何原理性飛線和其他處理點;

9、 以上提到原理圖設計相關的獎勵和處罰具體辦法將在廣泛調查研究之后制定，征得公司領導同意后發布實施;

10、 制定此《規范》的目的和出發點是為了培養硬件開發人員嚴謹、務實的工作作風和嚴肅、認真的工作態度，增強他們的責任感和使命感，提高工作效率和開發成功率，保證產品質量;希望年輕的硬件開發人員能在磨練中迅速成長起來!

對于我們目前重點設計的相關模擬電路產品，沒有主用芯片、外圍芯片以及芯片與芯片之間的連接方面的問題。所以，元器件的選項尤為重要，對于硬件設計的一些基本原則一定要注意。

02 主芯片選型

平臺的選擇很多時候和系統選擇的算法是相關的，所以如果要提高架構，平臺的設計能力，得不斷提高自身的算法設計，復雜度評估能力，帶寬分析能力。

常用的主處理器芯片有：單片機，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC 和 SuperH )，DSP 和 FPGA 等，這些處理器的比較在網上有很多的文章，在這里不老生常談了，這里只提 1 個典型的主處理器選型案例。

比如市場上現在有很多高清網絡攝像機(HD-IPNC)的設計需求，而 IPNC 的解決方案也層出不窮，TI 的解決方案有 DM355、DM365、DM368 等，海思提供的方案則有 Hi3512、Hi3515、Hi3520 等，NXP提供的方案有 PNX1700、PNX1005 等。

對于 HD-IPNC 的主處理芯片，有幾個主要的技術指標：視頻分辨率，視頻編碼器算法，最高支持的圖像抓拍分辨率，CMOS 的圖像預處理能力，以及網絡協議棧的開發平臺。

Hi3512 單芯片實現 720P30 H.264 編解碼能力，滿足高清 IP Camera應用, Hi3515 可實現 1080P30 的編解碼能力，持續提升高清 IPCamera 的性能。

DM355 單芯片實現 720P30 MPEG4 編解碼能力，DM365 單芯片實現 720P30 H.264 編解碼能力, DM368 單芯片實現 1080P30 H.264編解碼能力。

DM355 是 2007 Q3 推出的，DM365 是 2009 Q1 推出的，DM368是 2010 Q2 推出的。海思的同檔次解決方案也基本上與之同時出現。海思和 TI 的解決方案都是基于 linux，對于網絡協議棧的開發而言，開源社區的資源是沒有區別的，區別的只在于芯片供應商提供的SDK 開發包，兩家公司的 SDK 離產品都有一定的距離，但是 linux的網絡開發并不是一個技術難點，所以并不影響產品的推廣。

作為 IPNC 的解決方案，在 720P 時代，海思的解決方案相對于 TI的解決方案，其優勢是支持了 H.264 編解碼算法，而 TI 只支持了MPEG4 的編解碼算法。雖然在 2008 年初，MPEG4 的劣勢在市場上已經開始體現出來，但在當時這似乎并不影響 DM355 的推廣。

對于最高支持的圖像抓拍分辨率，海思的解決方案可以支持支持JPEG 抓拍 3M Pixels@5fps，DM355 最高可以支持 5M Pixels，雖然當時沒有成功的開發成 5M Pixel 的抓拍(內存分配得有點兒問題，后來就不折騰了)，但是至少 4M Pixel 的抓拍是實現了的，而且有幾個朋友已經實現了 2560x1920 這個接近 5M Pixel 的抓拍，所以在這一點上 DM355 稍微勝出。

因為在高清分辨率下，CCD 傳感器非常昂貴，而 CMOS 傳感器像原尺寸又做不大，導致本身在低照度下就性能欠佳的 CMOS 傳感器的成像質量在高分辨率時變差，于是 TI 在 DM355 處理器內部集成了一個叫做 ISP 的圖像預處理模塊，它由 CCDC，IPIPE，IPIPEIF 和 H3A模塊組成，能幫助實現把 CMOS 的 RAW DATA(一般是指 Bayer格式數據)轉成 YCbCr 數據，同時實現包括白平衡調節，直方圖統計，自動曝光，自動聚焦等采用 CMOS 解決方案所必須的功能，故DM355 處理器就可以無縫的對接各種圖像傳感器了。而海思的解決方案對于 CMOS 的選擇就有局限性，它只能用 OVT 一些解決方案，因為 OVT 的部分 Sensor 集成了圖像預處理功能。但是 DM355 不僅可以接 OVT 的解決方案，還可接很多其他廠家的 CMOS sensor，比如 Aptina 的 MT9P031。所以在圖像預處理能力方面，DM355 繼續勝出。

在 IPNC 這個領域，只要每臺掙 1 個美金就可以開始跑量，所以在那個時代，很少有人會去死摳 H.264 和 MPEG4 的性能差異，而且 TI已經給了市場一個很好的預期，支持 H.264 的 DM365 很快就會面世。所以 IPNC 這個方案而言，當時很多企業都選擇了 DM355 的方案。有些朋友現在已經從 DM355 成功過渡到 DM365、DM368，雖然你有時候會罵 TI，為什么技術不搞得厲害點，在當年就一步到位，浪費了多少生產力。但是技術就是一點一點積累起來，對于個人來不得半點含糊，對于大企業，他們也無法大躍進。DM355 的 CMOS 預處理技術也有很多 Bug，SDK 也有很多 bug，有時會讓你又愛又恨，但是技術這東西總是沒有十全十美的，能在特定的歷史條件下，滿足市場需求，那就是個好東西。

當然海思的解決方案在 DVS、DVR 方面也大放異彩，一點也不遜色于 TI 的解決方案。

其它芯片的選型則可以參考各芯片廠商官方網站的芯片手冊，進行PK，目前大部分芯片廠商的芯片手冊都是免 NDA 下載的，如果涉及到 NDA 問題，那就得看個人和公司的資源運作能力了，一般找一下國內相應芯片的總代理商，溝通一下，簽個 NDA 還是可以要到相應資料的。每隔一周上各 IC 大廠的官方主頁，關注一下芯片發展的動態這是每個電子工程師的必須課啊，這不僅為了下一個方案設計積累了足夠的資本，也為公司的產品策略做足了功課。

03 芯片選購

芯片采購是電子電路設計過程中不可或缺的一個環節。一般情況下，在各 IC 大廠上尋找的芯片，只要不是 EOL 掉的芯片，一般都能采購到。但是作為電子電路的設計者，很少不在芯片采購問題上栽過。常見的情況有以下幾種：

1， 遇到經濟危機，各 IC 廠商減產，導致芯片供貨周期變長，有些IC 廠商甚至提出 20 周貨期的訂貨條件。印象很深的 2009 年上半年訂包 PTH08T240WAD，4-6 周就取到了貨，可是到了 2009 年下半年，要么是 20 周貨期，要么就是價格翻一番，而且數量只有幾個。

2， 有些芯片雖然在 datasheet 上寫明了有工業級產品，但是由于市場上用量非常少，所以導致 IC 廠商生產非常少，市場供貨也非常緊缺，這就讓要做寬溫工業級產品的企業或者軍工級產品的企業付出巨大的代價。

3， 有些芯片廠商的代理渠道控制得非常嚴格，一些比較新的芯片在一般的貿易商那采購不到，只能從代理商那訂。如果數量能達到一個MPQ 或者 MOQ 的要求，一般代理商就會幫你采購。但是如果只是要一兩個工程樣品，那么就得看你和代理商的關系了，如果你剛進入這個行業的話，那很有可能你就無法從代理商這獲得這個工程樣片。

4， 有些芯片是有限售條件，如果芯片是對中國限售而不對亞洲限售的話，一般可以通過新加坡搞進來，如果芯片是對亞洲限售的話，那采購難度得大大的增加，采購的價格也會遠遠超出你的想象空間。先看一個芯片采購案例：

之前我給一朋友推薦了一個 FPGA 芯片，他后來給我發了一段聊天記錄，如下：

2010-8-3 912 A B XC6SLX16-2CSG225C 訂貨 250.00

2010-8-3 910 B A 訂貨多久呢?

2010-8-3 937 A B 2 周

2010-8-13 1447 A B XC6SLX16-2CSG225C 這個型號，你那天跟我定的，本來是貨期兩周的，但是這個型號屬于敏感型號，禁運國內的，我們要第三方去代購，所以現在貨期要 5 周左右，你看能接受嗎?

注：B 為芯片采購商，A 為芯片供應商

回顧一下當時發生的情形：

2010-8-3，B 設計好方案，確定好芯片型號后，因為芯片型號比較新，害怕芯片買不到，于是向芯片供應商 A 確定了一下芯片的貨源情況，當獲知價格和貨期之后，B 非常高興，非常滿意地跟我說，你推薦的芯片性價比真不錯，等原理圖設計完之后，就馬上去訂貨。

2010-8-13，B 設計完原理圖后，B 要向 A 下單時，突然收到 A 的上述回復，于是他一下子就蒙了，因為 2 周就可以完成 PCB layout，1周就可以完成 PCB 加工生產。也就意味著 B 即使 2010-8-13 下單，也得干等 2 周的時間才能開始焊接調試。(最后 A 這供應商又獲知這芯片是對中國禁售的，沒有辦法幫 B 搞定，最后 B 從另外一家芯片貿易商那花了 5 周的時間才采購到，而且價格漲到了 450)

耽誤 2 周可能還算是少的了，遇到其他特殊情況，芯片搞不到也都是有可能的，如果是原理圖設計好了之后遇到這種情況的話，那簡直就要哭了，如果是等 PCB layout 好了之后再遇到這種情況的話，那就是欲哭無淚了。

所以建議在芯片方案確定之后，就馬上下單采購芯片，芯片詢價時獲得的價格和貨期消息有時并不一定準確，因為 IC 行業的數據庫的更新有時具有一定的滯后性，只有下單后等到供應商的合同確認，那才算塵埃落定。

04 功耗分析與電源設計

分析系統主芯片對紋波的要求

由于直流穩定電源一般是由交流電源經整流穩壓等環節而形成的，這就不可避免地在直流穩定量中多少帶有一些交流成份，這種疊加在直流穩定量上的交流分量就稱之為紋波，紋波對系統有很多負面的影響，比如紋波太大會造成主處理器芯片的重啟，或者給某些AD，DA 引入噪聲。

一個典型的現象就是，如果電源的紋波疊加到音頻 DA 芯片的輸出上，則會造成嗡嗡的雜音。下表是設計中所使用芯片對紋波的要求，以及電源芯片能夠提供的紋波范圍，紋波是選擇電源芯片的重要參數，這里只列舉一兩個芯片進行說明：

芯片紋波統計表:

分析系統主芯片的電壓上電順序要求

當今的大多數電子產品都需要使用多個電源電壓。電源電壓數目的增加帶來了一項設計難題，即需要對電源的相對上電和斷電特性進行控制，以消除數字系統遭受損壞或發生閉鎖的可能性。一般這個在芯片手冊中會有詳細說明，建議遵守芯片手冊中的要求進行設計。

分析系統所有芯片的功耗

統計板卡上用到的所有芯片的功耗，大部分芯片的功耗在芯片手冊上都有詳細說明，部分芯片的功耗在手冊上沒有明確寫明，比如 FPGA，這時候可以根據以往設計的經驗值，或者事先將 FPGA 的邏輯寫好，借助 EDA 工具進行統計，比如 ISE 的 Xpower Analyzer，下面的表格是一個功耗分析的統計案例。

注：因為數據比較多，所以這里只選擇了3.3V 的幾個芯片作為代表進行統計。

論證選擇的電源方案能否滿足以上的所有要求

根據對上電順序的要求，紋波以及功耗的分析，選擇正確的電源方案。

電源設計是一個細活，數據統計整理是一個不可缺少的工種，養成良好的設計習慣，是“一板通”必需的環節。

電源方案的選擇，學問非常多，分析的文章更是數不勝數。在這里只列舉幾個規律性的東西。

在消費級產品里面，由于成本非常敏感，散熱要求比較高，所以一般傾 向于 DC/DC 的解 決方案 ，而且 現在 越來越 多傾向 于 Power Management Multi-Channel IC(PMIC)的解決方案。DC/DC 的一個比較大的缺點就是紋波大，另外如果電感和電容設計不合理的話，電壓就會很不穩定。

印象非常深的就是有一次用 DC/DC 給 FPGA 供電時，根據 FPGA 的Power Distribution System (PDS)分析，加了足夠多的 330uF 鉭電容，結果 DC/DC 就經常出問題，所以 DC/DC 的設計一定要細心。大功率電路設計時，電感的選擇也非常的關鍵，參考設計中很多電感型號在北京中發電子市場或者深圳賽格廣場上都是買不到的，而國內市場上的替代品往往飽和電流要小于參考設計中電感的要求值，所以建議設計時也要先買到符合要求的電感之后，再開始做電感的 Footprint。

在非消費品領域， LDO、電源模塊用得相對較多，因為電源紋波小，設計簡單。我初學電路的時候，當時就特怵 DC/DC 的設計，所以當時一直用的 LDO 和電源模塊，直到后來開始設計消費級產品，因為成本的考慮，才不得不開始設計 DC/DC，不過現在 IC 設計廠商已經基本上都把 MOSFET 集成到芯片里面去了，所以 DC/DC 的設計的復雜度也變小了。

05 設計一個合適的系統電源

對于現在一個電子系統來說，電源部分的設計也越來越重要，我想通過和大家探討一些自己關于電源設計的心得，來個拋磚引玉，讓我們在電源設計方面能夠都有所深入和長進。

Q1：如何來評估一個系統的電源需求

Answer：對于一個實際的電子系統，要認真的分析它的電源需求。不僅僅是關心輸入電壓，輸出電壓和電流，還要仔細考慮總的功耗，電源實現的效率，電源部分對負載變化的瞬態響應能力，關鍵器件對電源波動的容忍范圍以及相應的允許的電源紋波，還有散熱問題等等。功耗和效率是密切相關的，效率高了，在負載功耗相同的情況下總功耗就少，對于整個系統的功率預算就非常有利了，對比 LDO和開關電源，開關電源的效率要高一些。同時，評估效率不僅僅是看在滿負載的時候電源電路的效率，還要關注輕負載的時候效率水平。

至于負載瞬態響應能力，對于一些高性能的 CPU 應用就會有嚴格的要求，因為當 CPU 突然開始運行繁重的任務時，需要的啟動電流是很大的，如果電源電路響應速度不夠，造成瞬間電壓下降過多過低，造成 CPU 運行出錯。

一般來說，要求的電源實際值多為標稱值的+-5%，所以可以據此計算出允許的電源紋波，當然要預留余量的。

散熱問題對于那些大電流電源和 LDO 來說比較重要，通過計算也是可以評估是否合適的。

Q2：如何選擇合適的電源實現電路

Answer：根據分析系統需求得出的具體技術指標，可以來選擇合適的電源實現電路了。一般對于弱電部分，包括了 LDO(線性電源轉換器)，開關電源電容降壓轉換器和開關電源電感電容轉換器。相比之下，LDO 設計最易實現，輸出紋波小，但缺點是效率有可能不高，發熱量大，可提供的電流相較開關電源不大等等。而開關電源電路設計靈活，效率高，但紋波大，實現比較復雜，調試比較煩瑣等等。

Q3：如何為開關電源電路選擇合適的元器件和參數

Answer：很多的未使用過開關電源設計的工程師會對它產生一定的畏懼心理，比如擔心開關電源的干擾問題，PCB layout 問題，元器件的參數和類型選擇問題等。其實只要了解了，使用一個開關電源設計還是非常方便的。

一個開關電源一般包含有開關電源控制器和輸出兩部分，有些控制器會將 MOSFET 集成到芯片中去，這樣使用就更簡單了，也簡化了 PCB 設計，但是設計的靈活性就減少了一些。

開關控制器基本上就是一個閉環的反饋控制系統，所以一般都會有一個反饋輸出電壓的采樣電路以及反饋環的控制電路。因此這部分的設計在于保證精確的采樣電路，還有來控制反饋深度，因為如果反饋環響應過慢的話，對瞬態響應能力是會有很多影響的。

而輸出部分設計包含了輸出電容，輸出電感以及 MOSFET 等等，這些的選擇基本上就是要滿足一個性能和成本的平衡，比如高的開關頻率就可以使用小的電感值(意味著小的封裝和便宜的成本)，但是高的開關頻率會增加干擾和對 MOSFET 的開關損耗，從而效率降低。使用低的開關頻率帶來的結果則是相反的。

對于輸出電容的 ESR 和 MOSFET 的 Rds_on 參數選擇也是非常關鍵的，小的 ESR 可以減小輸出紋波，但是電容成本會增加，好的電容會貴嘛。開關電源控制器驅動能力也要注意，過多的

MOSFET 是不能被良好驅動的。

一般來說，開關電源控制器的供應商會提供具體的計算公式和使用方案供工程師借鑒的。

Q4：如何調試開關電源電路

Answer：有一些經驗可以共享給大家

1: 電源電路的輸出輸出通過低阻值大功率電阻接到板內，這樣在不焊電阻的情況下可以先做到電源電路的先調試，避開后面電路的影響。

2: 一般來說開關控制器是閉環系統，如果輸出惡化的情況超過了閉環可以控制的范圍，開關電源就會工作不正常，所以這種情況就需要認真檢查反饋和采樣電路。特別是如果采用了大 ESR 值的輸出電容，會產生很多的電源紋波，這也會影響開關電源的工作的。

接地技術的討論

Q1：為什么要接地?

Answer：接地技術的引入最初是為了防止電力或電子等設備遭雷擊而采取的保護性措施，目的是把雷電產生的雷擊電流通過避雷針引入到大地，從而起到保護建筑物的作用。同時，接地也是保護人

身安全的一種有效手段，當某種原因引起的相線(如電線絕緣不良，線路老化等)和設備外殼碰觸時，設備的外殼就會有危險電壓產生，由此生成的故障電流就會流經 PE 線到大地，從而起到保護作用。隨著電子通信和其它數字領域的發展，在接地系統中只考慮防雷和安全已遠遠不能滿足要求了。比如在通信系統中，大量設備之間信號的互連要求各設備都要有一個基準‘地’作為信號的參考地。而且隨著電子設備的復雜化，信號頻率越來越高，因此，在接地設計中，信號之間的互擾等電磁兼容問題必須給予特別關注，否則，接地不當就會嚴重影響系統運行的可靠性和穩定性。最近，高速信號的信號回流技術中也引入了 “地”的概念。

Q2：接地的定義

Answer: 在現代接地概念中、對于線路工程師來說，該術語的含義通常是‘線路電壓的參考點’;對于系統設計師來說，它常常是機柜或機架;對電氣工程師來說，它是綠色安全地線或接到大地的意

思。一個比較通用的定義是“接地是電流返回其源的低阻抗通道”。注意要求是”低阻抗”和“通路”。

Q3：常見的接地符號

Answer: PE,PGND,FG - 保 護 地 或 機 殼 ;BGND 或DC-RETURN-直流-48V(+24V)電源(電池)回流;GND-工作地;DGND-數字地;AGND-模擬地;LGND-防雷保護地

Q4：合適的接地方式

Answer: 接地有多種方式，有單點接地，多點接地以及混合類型的接地。而單點接地又分為串聯單點接地和并聯單點接地。一般來說，單點接地用于簡單電路，不同功能模塊之間接地區分，以及低頻(f10MHz)電路時就要采用多點接地了或者多層板(完整的地平面層)。

Q5：信號回流和跨分割的介紹

Answer：對于一個電子信號來說，它需要尋找一條最低阻抗的電流回流到地的途徑，所以如何處理這個信號回流就變得非常的關鍵。

第一，根據公式可以知道，輻射強度是和回路面積成正比的，就是說回流需要走的路徑越長，形成的環越大，它對外輻射的干擾也越大，所以，PCB 布板的時候要盡可能減小電源回路和信號回路面積。

第二，對于一個高速信號來說，提供有好的信號回流可以保證它的信號質量，這是因為 PCB 上傳輸線的特性阻抗一般是以地層(或電源層)為參考來計算的，如果高速線附近有連續的地平面，這樣這條線的阻抗就能保持連續，如果有段線附近沒有了地參考，這樣阻抗就會發生變化，不連續的阻抗從而會影響到信號的完整性。所以，布線的時候要把高速線分配到靠近地平面的層，或者高速線旁邊并行走一兩條地線，起到屏蔽和就近提供回流的功能。

第三，為什么說布線的時候盡量不要跨電源分割，這也是因為信號跨越了不同電源層后，它的回流途徑就會很長了，容易受到干擾。當然，不是嚴格要求不能跨越電源分割，對于低速的信號是可以的，因為產生的干擾相比信號可以不予關心。對于高速信號就要認真檢查，盡量不要跨越，可以通過調整電源部分的走線。(這是針對多層板多個電源供應情況說的)

Q6：為什么要將模擬地和數字地分開，如何分開?

Answer：模擬信號和數字信號都要回流到地，因為數字信號變化速度快，從而在數字地上引起的噪聲就會很大，而模擬信號是需要一個干凈的地參考工作的。如果模擬地和數字地混在一起，噪聲就會影響到模擬信號。

一般來說，模擬地和數字地要分開處理，然后通過細的走線連在一起，或者單點接在一起。總的思想是盡量阻隔數字地上的噪聲竄到模擬地上。當然這也不是非常嚴格的要求模擬地和數字地必須分開，如果模擬部分附近的數字地還是很干凈的話可以合在一起。

Q7：單板上的信號如何接地?

Answer：對于一般器件來說，就近接地是最好的，采用了擁有完整地平面的多層板設計后，對于一般信號的接地就非常容易了，基本原則是保證走線的連續性，減少過孔數量;靠近地平面或者電源平面，等等。

Q8：單板的接口器件如何接地?

Answer：有些單板會有對外的輸入輸出接口，比如串口連接器，網口 RJ45 連接器等等，如果對它們的接地設計得不好也會影響到正常工作，例如網口互連有誤碼，丟包等，并且會成為對外的電磁干擾源，把板內的噪聲向外發送。一般來說會單獨分割出一塊獨立的接口地，與信號地的連接采用細的走線連接，可以串上 0 歐姆或者小阻值的電阻。細的走線可以用來阻隔信號地上噪音過到接口地上來。同樣的，對接口地和接口電源的濾波也要認真考慮。

Q9：帶屏蔽層的電纜線的屏蔽層如何接地?

Answer：屏蔽電纜的屏蔽層都要接到單板的接口地上而不是信號地上，這是因為信號地上有各種的噪聲，如果屏蔽層接到了信號地上，噪聲電壓會驅動共模電流沿屏蔽層向外干擾，所以設計不好的電纜線一般都是電磁干擾的最大噪聲輸出源。當然前提是接口地也要非常的干凈。

審核編輯：湯梓紅