什么是寄生電路？
寄生電路是一種隱蔽性的電路設(shè)計(jì)的缺陷，按正常的電路分析是不容易發(fā)現(xiàn)的 ，是在某種特定的情況下才會(huì)出現(xiàn) ，發(fā)生意外接通的電路 。
時(shí)常是在某元器件的非正常狀態(tài) ，電路感謝結(jié)束后的運(yùn)行中 ，在保護(hù) 原件動(dòng)作狀態(tài)的短暫時(shí)間里，才有可能出現(xiàn)并消失 。查找起來(lái)既費(fèi)時(shí)又不方便 。
寄生電路容易導(dǎo)致維修人員在故障時(shí)發(fā)生誤判和誤處理，甚至擴(kuò)大為事故 。
電友評(píng)論：見(jiàn)過(guò)有一種幾個(gè)接觸器公用一個(gè)遠(yuǎn)程旋鈕，結(jié)果一個(gè)接觸器遠(yuǎn)程吸合，火線的電順著那個(gè)接觸器的本地回路又走回去了，導(dǎo)致其他接觸器吸合了都斷開(kāi)不了了。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
接觸器
+關(guān)注
關(guān)注
63文章
1195瀏覽量
64247 -
狀態(tài)機(jī)
+關(guān)注
關(guān)注
2文章
492瀏覽量
27484
原文標(biāo)題：什么是寄生電路 ，你知道嗎？
文章出處：【微信號(hào)：電氣自動(dòng)化控制網(wǎng)，微信公眾號(hào)：電氣自動(dòng)化控制網(wǎng)】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
寄生電感的優(yōu)化
上期我們介紹了寄生電感對(duì)Buck電路中開(kāi)關(guān)管的影響，本期，我們聊一下如何優(yōu)化寄生電感對(duì)電路的影響。
發(fā)表于 11-22 09:07
?1224次閱讀
智能功率開(kāi)關(guān)：在汽車(chē)環(huán)境中應(yīng)用
請(qǐng)參閱ISO 7637 定義）1． 虛地1-1 低端IPSs如果一個(gè)低邊開(kāi)關(guān)和地的連接斷開(kāi)，上面的負(fù)載將不會(huì)被啟動(dòng)。圖1顯示在這種情況下，IPS 內(nèi)寄生的電路被啟動(dòng)。串聯(lián)電阻Rin 用來(lái)限制流入微處理器的電流。該電阻阻值必須足夠?。s1k），小到它上面的電壓降可以忽略，以
發(fā)表于 10-06 14:49
寄生電路的效應(yīng)：Latch-Up(鎖定)
Latch-Up(鎖定)是CMOS存在一種寄生電路的效應(yīng)，它會(huì)導(dǎo)致VDD和VSS短路，使得晶片損毀，或者至少系統(tǒng)因電源關(guān)閉而停擺。這種效應(yīng)是早期CMOS技術(shù)不能被接受的重要原因之一。在制造更新和充分
發(fā)表于 08-23 06:06
如何應(yīng)對(duì)電路板寄生組件對(duì)電路性能的干擾
如何應(yīng)對(duì)電路板寄生組件對(duì)電路性能的干擾
電路板布線所產(chǎn)生主要寄生組件分別是電阻、電容以及電感。從電
發(fā)表于 11-17 13:59
?686次閱讀
全新Calibre xACT產(chǎn)品可滿足先進(jìn)工藝廣泛的寄生電路參數(shù)提取需求
Mentor Graphics 公司（納斯達(dá)克代碼：MENT）今天宣布推出全新 Calibre? xACT? 寄生電路參數(shù)提取平臺(tái)，該平臺(tái)可滿足包括 14nm FinFET 在內(nèi)廣泛的模擬和數(shù)字電路參數(shù)提取需求，同時(shí)最大限度地減
發(fā)表于 04-24 13:42
?931次閱讀
射頻VMMK器件通過(guò)降低寄生電感和電容提高性能
VMMK 器件晶圓等級(jí)和芯片封裝工藝 如圖1所示，VMMK器件由于安華高特有的晶圓空腔工藝降低了損耗和常見(jiàn)的射頻表貼封裝帶來(lái)的寄生電路參數(shù)。通過(guò)消除焊接和封裝引腳之間的寄生電感和電容，在芯片和封裝間
發(fā)表于 11-22 20:06
?822次閱讀
射頻VMMK器件通過(guò)降低寄生電感和電容提高性能解析
如圖1所示，VMMK器件由于安華高特有的晶圓空腔工藝降低了損耗和常見(jiàn)的射頻表貼封裝帶來(lái)的寄生電路參數(shù)。通過(guò)消除焊接和封裝引腳之間的寄生電感和電容，在芯片和封裝間形成了一個(gè)低損耗和低阻抗的信號(hào)通道。
發(fā)表于 05-07 14:59
?2312次閱讀
什么是寄生電感_PCB寄生電容和電感計(jì)算
寄生電感一半是在PCB過(guò)孔設(shè)計(jì)所要考慮的。在高速數(shù)字電路的設(shè)計(jì)中，過(guò)孔的寄生電感帶來(lái)的危害往往大于寄生電容的影響。它的寄生串聯(lián)電感會(huì)削弱旁路
發(fā)表于 10-11 10:36
?2w次閱讀
射頻VMMK器件如何通過(guò)降低寄生電感和電容提高性能
如圖1所示，VMMK器件由于安華高特有的晶圓空腔工藝降低了損耗和常見(jiàn)的射頻表貼封裝帶來(lái)的寄生電路參數(shù)。通過(guò)消除焊接和封裝引腳之間的寄生電感和電容，在芯片和封裝間形成了一個(gè)低損耗和低阻抗的信號(hào)通道。在元件之上的空腔具有低介電常數(shù)
發(fā)表于 08-21 18:50
?0次下載
三個(gè)寄生參數(shù)對(duì)電路的影響
隨著半導(dǎo)體工藝的發(fā)展，由導(dǎo)線引起的寄生效應(yīng)產(chǎn)生的影響越來(lái)越大。三個(gè)寄生參數(shù)（電容、電阻和電感）對(duì)電路都有影響。
如何減少導(dǎo)線的寄生電感？
如何減少導(dǎo)線的寄生電感？? 引言： 隨著電子設(shè)備的廣泛應(yīng)用，對(duì)于高速數(shù)據(jù)傳輸和高頻信號(hào)的傳輸要求也越來(lái)越高。然而電學(xué)特性的限制使得對(duì)導(dǎo)線的寄生電感逐漸成為制約高頻電路性能的瓶頸之一。降低寄生
如何應(yīng)對(duì)電路板寄生組件對(duì)電路性能的干擾
電路板布線所產(chǎn)生主要寄生組件分別是電阻、電容以及電感。從電路圖轉(zhuǎn)成實(shí)際電路板時(shí)，所有寄生組件都有機(jī)會(huì)干擾
發(fā)表于 10-13 14:52
?442次閱讀
詳解MOS管的寄生電感和寄生電容
寄生電容和寄生電感是指在電路中存在的非意圖的電容和電感元件。 它們通常是由于電路布局、線路長(zhǎng)度、器件之間的物理距離等因素引起的。
工商網(wǎng)監(jiān)
評(píng)論