在常規(guī)非DFX(DynamicFunction eXchange)的Vivado設(shè)計中,我們可能會碰到給某一個指定的模塊添加特定的約束。這時一個簡單的方法就是將這些約束單獨寫在一個.xdc或.tcl文件中,然后將其添加到Vivado工程中,并將該約束文件的屬性SCOPE_TO_CELLS設(shè)定為目標(biāo)模塊。
如果該模塊在設(shè)計中被多次實例化,不管這些實例化模塊在設(shè)計中的層次如何,此時可設(shè)置該約束文件的屬性SCOPE_TO_REF,如下圖所示。這里我們就能理解對于一個cell其屬性NAME和REF_NAME的區(qū)別:前者是實例化后的名字,后者為引用名(可以理解為Verilog的module name或VHDL的entityname)。
另外,需要特別注意的是使用上述方法時,在.xdc或.tcl文件中的約束其施加的對象是以該指定模塊作為頂層的而不是以實際工程的頂層作為頂層。如果采用Non-Project模式,那么可以通過read_xdc讀入約束文件,然后通過set_property命令指定約束文件的屬性SCOPE_TO_CELLS或者SCOPE_TO_REF。
在DFX設(shè)計中,我們也會碰到類似的情形,即給同一個RP(Reconfigurable Partition)下的不同RM(Reconfigurable Module)添加不同的約束。這時要考慮幾個因素:同一個RP下不管有幾個RM,在設(shè)計中均對應(yīng)同一個實例化的名字。這意味著不能僅僅通過SCOPE_TO_CELLS將這些約束對應(yīng)到不同的RM上。
另外,每個RM只有在自身對應(yīng)的configuration上才有效,所以要保證在這個configuration上對應(yīng)的RM的約束也要有效。從下圖可以看到,當(dāng)前這個DFX設(shè)計中有一個RP,名字為圖中紅色方框所示,該RP下有兩個RM,分別為rp1rm1和rp1rm2。
基于上圖所示DFX設(shè)計,現(xiàn)在我們要分別對rp1rm1和rp1rm2添加不同的約束。這里我們先介紹一下DFX設(shè)計的約束管理模式。在DFX設(shè)計中,約束是按configuration分組的。這是因為不同的configuration對應(yīng)不同的RM。但不管有幾個configuration,都會有主約束,也就是ParentRun對應(yīng)的約束,默認(rèn)在constrs_1下。
主約束包括:頂層IO約束(管腳分配/電平設(shè)置/input delay/output delay)、全局時鐘周期約束和每個RP的Pblock信息。主約束在運行Parent Run時生效,并在運行結(jié)束之后鎖定靜態(tài)區(qū)時一同被鎖定,因此,后續(xù)的ChildRun會直接獲得這些約束信息不需要重寫一遍。默認(rèn)情況下,Child Run并沒有單獨的ConstraintSet,也就沒有單獨的約束文件。如果要針對RM施加約束,而RM又出現(xiàn)在Child Run,就要建立新的Constraint Set,這需要如下幾個步驟完成。
第一步:創(chuàng)建與指定RM相關(guān)的約束,這些約束應(yīng)放在單獨的.xdc文件中。
第二步:創(chuàng)建新的Constraint Set,并將第一步創(chuàng)建的約束文件添加到該Constraint Set下。
除了Parent Run之外,有幾個ChildRun,如果這些Child Run里的RM又需要單獨約束,那么就要創(chuàng)建幾個Constraint Set。創(chuàng)建ConstraintSet的方法如下圖所示。
第三步:運行DFX Wizard到EditConfiguration Runs界面,如下圖所示。在對應(yīng)的Constraints列選擇相應(yīng)的Constraint Set,如圖中紅色方框所示。
在Design Run窗口中就能看到相應(yīng)的ChildRun對應(yīng)的Constraint Set,如下圖中的紅色方框所示。如果沒生效,要確保ChildRun的Property APPLY_CONSTRSET被勾選。
上述過程針對的是Vivado Project模式。在Non-Project模式下,當(dāng)運行rp1rm2對應(yīng)的Configuration時,要先打開鎖定靜態(tài)區(qū)布線信息的dcp(在這個dcp中,RP均為黑盒子),然后加載對rp1rm2OOC綜合生成的dcp,這個過程結(jié)束之后即可通過read_xdc讀入針對rp1rm2的約束文件。
針對RM的約束文件,通常要設(shè)定以下幾個屬性:PROCESSING_ORDER,SCOPED_TO_CELLS和USED_IN,如圖中紅色方框所示。
?
審核編輯:劉清
-
低電平
+關(guān)注
關(guān)注
1文章
108瀏覽量
13176 -
時鐘約束
+關(guān)注
關(guān)注
0文章
15瀏覽量
6005 -
Verilog語言
+關(guān)注
關(guān)注
0文章
113瀏覽量
8192 -
dfx設(shè)計
+關(guān)注
關(guān)注
0文章
6瀏覽量
84
原文標(biāo)題:如何給每個RM添加約束?
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論