精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何給每個RM添加約束?對RM添加約束的步驟有哪些呢?

FPGA技術(shù)驛站 ? 來源:FPGA技術(shù)驛站 ? 2023-08-17 09:22 ? 次閱讀

在常規(guī)非DFX(DynamicFunction eXchange)的Vivado設(shè)計中,我們可能會碰到給某一個指定的模塊添加特定的約束。這時一個簡單的方法就是將這些約束單獨寫在一個.xdc或.tcl文件中,然后將其添加到Vivado工程中,并將該約束文件的屬性SCOPE_TO_CELLS設(shè)定為目標(biāo)模塊。

如果該模塊在設(shè)計中被多次實例化,不管這些實例化模塊在設(shè)計中的層次如何,此時可設(shè)置該約束文件的屬性SCOPE_TO_REF,如下圖所示。這里我們就能理解對于一個cell其屬性NAME和REF_NAME的區(qū)別:前者是實例化后的名字,后者為引用名(可以理解為Verilog的module name或VHDL的entityname)。

另外,需要特別注意的是使用上述方法時,在.xdc或.tcl文件中的約束其施加的對象是以該指定模塊作為頂層的而不是以實際工程的頂層作為頂層。如果采用Non-Project模式,那么可以通過read_xdc讀入約束文件,然后通過set_property命令指定約束文件的屬性SCOPE_TO_CELLS或者SCOPE_TO_REF。

2a0138ba-3c92-11ee-ac96-dac502259ad0.png

在DFX設(shè)計中,我們也會碰到類似的情形,即給同一個RP(Reconfigurable Partition)下的不同RM(Reconfigurable Module)添加不同的約束。這時要考慮幾個因素:同一個RP下不管有幾個RM,在設(shè)計中均對應(yīng)同一個實例化的名字。這意味著不能僅僅通過SCOPE_TO_CELLS將這些約束對應(yīng)到不同的RM上。

另外,每個RM只有在自身對應(yīng)的configuration上才有效,所以要保證在這個configuration上對應(yīng)的RM的約束也要有效。從下圖可以看到,當(dāng)前這個DFX設(shè)計中有一個RP,名字為圖中紅色方框所示,該RP下有兩個RM,分別為rp1rm1和rp1rm2。

2a176a72-3c92-11ee-ac96-dac502259ad0.png

基于上圖所示DFX設(shè)計,現(xiàn)在我們要分別對rp1rm1和rp1rm2添加不同的約束。這里我們先介紹一下DFX設(shè)計的約束管理模式。在DFX設(shè)計中,約束是按configuration分組的。這是因為不同的configuration對應(yīng)不同的RM。但不管有幾個configuration,都會有主約束,也就是ParentRun對應(yīng)的約束,默認(rèn)在constrs_1下。

主約束包括:頂層IO約束(管腳分配/電平設(shè)置/input delay/output delay)、全局時鐘周期約束和每個RP的Pblock信息。主約束在運行Parent Run時生效,并在運行結(jié)束之后鎖定靜態(tài)區(qū)時一同被鎖定,因此,后續(xù)的ChildRun會直接獲得這些約束信息不需要重寫一遍。默認(rèn)情況下,Child Run并沒有單獨的ConstraintSet,也就沒有單獨的約束文件。如果要針對RM施加約束,而RM又出現(xiàn)在Child Run,就要建立新的Constraint Set,這需要如下幾個步驟完成。

第一步:創(chuàng)建與指定RM相關(guān)的約束,這些約束應(yīng)放在單獨的.xdc文件中。

第二步:創(chuàng)建新的Constraint Set,并將第一步創(chuàng)建的約束文件添加到該Constraint Set下。

除了Parent Run之外,有幾個ChildRun,如果這些Child Run里的RM又需要單獨約束,那么就要創(chuàng)建幾個Constraint Set。創(chuàng)建ConstraintSet的方法如下圖所示。

2a385ab6-3c92-11ee-ac96-dac502259ad0.png

第三步:運行DFX Wizard到EditConfiguration Runs界面,如下圖所示。在對應(yīng)的Constraints列選擇相應(yīng)的Constraint Set,如圖中紅色方框所示。

2a53e57e-3c92-11ee-ac96-dac502259ad0.png2a73b8f4-3c92-11ee-ac96-dac502259ad0.png

在Design Run窗口中就能看到相應(yīng)的ChildRun對應(yīng)的Constraint Set,如下圖中的紅色方框所示。如果沒生效,要確保ChildRun的Property APPLY_CONSTRSET被勾選。

2a9dd36e-3c92-11ee-ac96-dac502259ad0.png

2ab68260-3c92-11ee-ac96-dac502259ad0.png

上述過程針對的是Vivado Project模式。在Non-Project模式下,當(dāng)運行rp1rm2對應(yīng)的Configuration時,要先打開鎖定靜態(tài)區(qū)布線信息的dcp(在這個dcp中,RP均為黑盒子),然后加載對rp1rm2OOC綜合生成的dcp,這個過程結(jié)束之后即可通過read_xdc讀入針對rp1rm2的約束文件。

針對RM的約束文件,通常要設(shè)定以下幾個屬性:PROCESSING_ORDER,SCOPED_TO_CELLS和USED_IN,如圖中紅色方框所示。

2ae3aaf6-3c92-11ee-ac96-dac502259ad0.png?







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 低電平
    +關(guān)注

    關(guān)注

    1

    文章

    108

    瀏覽量

    13176
  • 時鐘約束
    +關(guān)注

    關(guān)注

    0

    文章

    15

    瀏覽量

    6005
  • Verilog語言
    +關(guān)注

    關(guān)注

    0

    文章

    113

    瀏覽量

    8192
  • dfx設(shè)計
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    84

原文標(biāo)題:如何給每個RM添加約束?

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    時序約束實操

    添加約束的目的是為了告訴FPGA你的設(shè)計指標(biāo)及運行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請注意該文件不能直接添加
    的頭像 發(fā)表于 04-28 18:36 ?1838次閱讀
    時序<b class='flag-5'>約束</b>實操

    FPGA主時鐘約束詳解 Vivado添加時序約束方法

    在FPGA設(shè)計中,時序約束的設(shè)置對于電路性能和可靠性都至關(guān)重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時序約束的基礎(chǔ)知識。
    發(fā)表于 06-06 18:27 ?9730次閱讀
    FPGA主時鐘<b class='flag-5'>約束</b>詳解 Vivado<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>方法

    FPGA時序分析如何添加其他約束

    你好: 現(xiàn)在我使用xilinx FPGA進(jìn)行設(shè)計。遇到問題。我不知道FPGA設(shè)計是否符合時序要求。我在設(shè)計中添加了“時鐘”時序約束。我不知道如何添加其他約束。一句話,我不知道哪條路徑應(yīng)
    發(fā)表于 03-18 13:37

    如何使用ucf約束文件為輸入數(shù)據(jù)添加一個小延遲?

    如何使用ucf約束文件為輸入數(shù)據(jù)添加一個小延遲?我試圖為來自名為“chana_rd”的引腳的輸入數(shù)據(jù)添加一個小延遲,如何添加此延遲?另外,我對chana_rd
    發(fā)表于 03-28 12:03

    怎么才能刪除自動添加的時序約束?

    我使用時鐘發(fā)生器ip來生成幾個時鐘。但是當(dāng)我生成比特流時,XPS會產(chǎn)生錯誤:錯誤:未滿足3個約束。通過讀取Timing約束,可以自動添加一些constainsts有沒有人告訴我如何解決這個問題?謝謝。
    發(fā)表于 11-04 08:44

    FPGA上設(shè)計系統(tǒng)應(yīng)該添加任何約束嗎?

    嗨,我是初學(xué)者,在FPGA上設(shè)計系統(tǒng)。我檢查了我的輸出沒有生成,所以我想要。我5個子模塊,它們具有來自相同輸入的時鐘。據(jù)我所知,考慮到不同金屬與時鐘輸入的不同延遲,應(yīng)對每個子模塊進(jìn)行時鐘緩沖。但在
    發(fā)表于 05-22 09:22

    怎樣FPGA邏輯電路添加約束標(biāo)簽

    布線時的動作,當(dāng)切換到SpinalHDL來描述電路時,身為一門優(yōu)秀的HDL,怎能不支持這種約束標(biāo)簽的添加。約束語法在SpinalHDL里,為方便給RTL
    發(fā)表于 07-22 14:28

    FPGA開發(fā)之時序約束(周期約束

    時序約束可以使得布線的成功率的提高,減少ISE布局布線時間。這時候用到的全局約束就有周期約束和偏移約束。周期約束就是根據(jù)時鐘頻率的不同劃分為
    發(fā)表于 02-09 02:56 ?672次閱讀

    添加時序約束的技巧分析

    一般來講,添加約束的原則為先附加全局約束,再補(bǔ)充局部約束,而且局部約束比較寬松。其目的是在可能的地方盡量放松
    發(fā)表于 11-25 09:14 ?2519次閱讀

    混合搜索的含邏輯“與”“或”的RM優(yōu)化算法

    相對于標(biāo)準(zhǔn)約束優(yōu)化問題,廣義約束優(yōu)化問題(或稱析取優(yōu)化問題1的等式或不等式約束條件中不僅包含邏輯與關(guān)系,還含有邏輯或關(guān)系.單調(diào)速率(RM)優(yōu)化問題是廣義
    發(fā)表于 12-25 17:13 ?0次下載
    混合搜索的含邏輯“與”“或”的<b class='flag-5'>RM</b>優(yōu)化算法

    Vivado設(shè)計約束功能概述

    XDC約束可以用一個或多個XDC文件,也可以用Tcl腳本實現(xiàn);XDC文件或Tcl腳本都要加入到工程的某個約束集(set)中;雖然一個約束集可以同時添加兩種類型
    的頭像 發(fā)表于 06-30 11:27 ?3524次閱讀

    淺談FPGA的時序約束四大步驟

    很多讀者對于怎么進(jìn)行約束約束步驟過程哪些等,不是很清楚。明德?lián)P根據(jù)以往項目的經(jīng)驗,把時序約束步驟
    的頭像 發(fā)表于 07-02 10:56 ?5369次閱讀
    淺談FPGA的時序<b class='flag-5'>約束</b>四大<b class='flag-5'>步驟</b>

    如何在Vivado中添加時序約束

    前面幾篇文章已經(jīng)詳細(xì)介紹了FPGA時序約束基礎(chǔ)知識以及常用的時序約束命令,相信大家已經(jīng)基本掌握了時序約束的方法。
    的頭像 發(fā)表于 06-23 17:44 ?2063次閱讀
    如何在Vivado中<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>

    如何在Vivado中添加時序約束?

    今天介紹一下,如何在Vivado中添加時序約束,Vivado添加約束的方法3種:xdc文件、時序約束
    的頭像 發(fā)表于 06-26 15:21 ?3345次閱讀
    如何在Vivado中<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b><b class='flag-5'>呢</b>?

    如何每個RM添加約束

    在常規(guī)非DFX(DynamicFunction eXchange)的Vivado設(shè)計中,我們可能會碰到某一個指定的模塊添加特定的約束。這時一個簡單的方法就是將這些約束單獨寫在一個.x
    的頭像 發(fā)表于 08-17 09:23 ?455次閱讀
    如何<b class='flag-5'>給</b><b class='flag-5'>每個</b><b class='flag-5'>RM</b><b class='flag-5'>添加</b><b class='flag-5'>約束</b>?