伺服環(huán)路測試可以確定模數(shù)轉(zhuǎn)換器 (ADC) 傳遞函數(shù)。本文將介紹伺服環(huán)路 ADC 測試的基礎知識，并說明幾種不同的伺服環(huán)路測試配置。

A/D 轉(zhuǎn)換器 (ADC) 的靜態(tài)參數(shù)有助于了解直流或緩慢變化信號的器件行為。然而，為了確定靜態(tài)參數(shù)（包括失調(diào)和增益誤差、微分非線性(DNL) 和積分非線性(INL)），我們首先需要確定 ADC 的直流傳遞函數(shù)。伺服環(huán)路測試是確定 ADC 傳遞函數(shù)的經(jīng)典工業(yè)方法。

ADC 與 DAC 測試

測試 ADC 可能比測試 D/A 轉(zhuǎn)換器 (DAC) 困難得多。這是因為 DAC 傳輸曲線是一對一映射函數(shù)，而 ADC 特性曲線是多對一映射函數(shù)。圖 1 對此進行了說明。

圖 1. DAC 和 ADC 傳輸曲線。圖片由Analog Devices提供。

圖1顯示了3位單極性DAC和3位單極性ADC的理想特性曲線。對于DAC來說，輸入和輸出都是量化的，傳遞函數(shù)由八個點組成。作為一對一的映射函數(shù)，我們可以輕松測量每個數(shù)字代碼的 DAC 輸出電壓并確定其傳輸曲線。另一方面，給定的 ADC 輸出代碼對應于連續(xù)范圍的輸入值。因此，我們無法通過向 ADC 輸入施加已知電壓并測量輸出代碼來確定 ADC 傳遞函數(shù)。

為了完全確定 ADC 轉(zhuǎn)換曲線，我們必須測量其代碼轉(zhuǎn)換點。這使得 ADC 測試變得復雜且昂貴。事實上， ADC 單位售價的大約15% 到 20%是由于不同的測試程序造成的。學術界和工業(yè)界的研究人員進行了大量研究，尋找有效的 ADC 測試方法。一種流行的方法是伺服環(huán)路測試，如下所述。

伺服環(huán)路 ADC 測試

伺服環(huán)路測試于 1975 年首次推出，是一種基于反饋的技術，用于確定 ADC 轉(zhuǎn)換點。測試裝置的基本配置如圖 2 所示。

圖 2. 基本伺服環(huán)路測試配置。圖片由H. Khorramabadi提供

反饋環(huán)路由數(shù)字比較器、兩個電流源（I 1 和 I 2）、配置為模擬積分器的運算放大器以及被測 ADC 組成。為了確定給定的轉(zhuǎn)換點，將相應的代碼應用于比較器的“A”輸入。該值與 ADC 輸出代碼進行比較（ADC 輸出連接到比較器的另一個輸入“B”）。如果 ADC 輸出大于目標代碼 (B > A)，比較器將打開上部開關一段特定的時間段 Δt。當 I 1 流經(jīng) C 1時，積分器輸出減少：

因此，這會減少 ADC 輸出代碼，使其更接近應用于比較器“A”輸入的目標代碼。這一過程將持續(xù)進行，直到 ADC 輸入距離目標轉(zhuǎn)換點在一步 (ΔV) 以內(nèi)。在下一個周期，ADC 輸入又減少了 ΔV，使得 ADC 輸出小于或等于 A (B ≤ A)。此時，比較器打開下部開關并增加積分器輸出：

通常，兩個電流源具有相同的值；因此，任一方向的步長是相同的。由于 ADC 輸入距離轉(zhuǎn)換點僅一步之遙，后續(xù)步驟將使 ADC 輸入在每個周期跨越轉(zhuǎn)換點。換句話說，ADC 將交替輸出大于 A (B < A) 或小于或等于 A (B ≤ A) 的代碼序列。

瞬態(tài)響應和振蕩行為

圖 3 應該可以幫助您更好地可視化系統(tǒng)響應。該圖顯示了 ADC 輸入電壓如何接近代碼轉(zhuǎn)換點。該圖顯示了具有不同初始值的兩種不同模擬的波形。在一項仿真中，ADC 輸入的初始值比目標代碼轉(zhuǎn)換點大 10 步 (10ΔV)。在第二個中，初始值距代碼邊緣 10.001 步。

圖 3. 伺服環(huán)路測試的瞬態(tài)響應展示了振蕩行為。圖片由S. Max提供 （需要訂閱）

這里有一些值得一提的觀察結(jié)果。首先，ADC 輸入實際上并不等于轉(zhuǎn)換電壓。環(huán)路進入振蕩狀態(tài)，其中 ADC 輸入電壓是圍繞過渡電平振蕩的三角波（我們忽略 R 2 和 C 2 可能引入的濾波效應）。三角波形的平均值提供了代碼轉(zhuǎn)換點的估計。如圖 2 所示，可以使用具有內(nèi)置平均運算功能的數(shù)字電壓表 (DVM) 來測量波形的平均值。

其次，圖 3 顯示在 ADC 輸入從轉(zhuǎn)換點落入一步之前存在瞬態(tài)響應。因此，平均過程應在信號穩(wěn)定在最終平均值的可接受誤差范圍內(nèi)后開始。

另外，應該注意的是，上述三角響應對應于無噪聲系統(tǒng)。在現(xiàn)實世界的系統(tǒng)中，不同組件引入的噪聲會導致一定程度的隨機性。這會將三角波形轉(zhuǎn)換為圍繞代碼邊緣值上下鋸齒狀的噪聲信號。圖 4 比較了噪聲 ADC 與無噪聲系統(tǒng)（類似于圖 3）的波形。

圖 4.無噪聲和噪聲系統(tǒng)的伺服環(huán)路振蕩。圖片由Z.Zhao提供

通常采用信號平均 技術來減少噪聲對測試結(jié)果的影響。決定反饋環(huán)動態(tài)的兩個主要因素是步長 (ΔV) 和系統(tǒng)中存在的噪聲水平。在本系列的下一篇文章中，我們將討論這兩個因素如何影響不同的參數(shù)。

ADC 反沖噪聲

ADC 內(nèi)的采樣保持 (S/H) 基本上由一個開關和一個采樣電容器組成。當開關在 ADC 采樣階段開始時閉合時，采樣電容器與前面的驅(qū)動電路共享其存儲的電荷。在圖 2 所示的示例中，內(nèi)部采樣電容器與 C 2共享電荷。這會在采樣階段開始時在 ADC 輸入處產(chǎn)生干擾，稱為反沖噪聲。圖 5 說明了這種效果。

圖 5.圖片由H. Khorramabadi提供

反沖效應會向 ADC 模擬輸入添加高頻、信號相關的毛刺。通過正確設計的系統(tǒng)，ADC 可以采集正確的樣本。然而，DVM 可能會在毛刺消失之前采集一些樣本，從而導致 ADC 輸入電壓平均值的測量不正確（參見圖 5）。

為了減少反沖噪聲，我們可以增加C 2電容的值 。然而，這需要降低采樣率（或等效地增加 ADC 采樣階段的持續(xù)時間）。因此，通過選擇C 2 為大電容，我們可以以更長的測量時間為代價來減少反沖效應。如果您需要溫習這些概念，我建議您觀看 Analog Devices 的 這個視頻系列。

替代伺服環(huán)路測試配置

圖 6 顯示了略有不同的伺服環(huán)路測試配置。在這種情況下，積分器輸入不是使用電流源，而是通過電阻器 (R) 連接到已知電壓（圖中的 +V 和 -V）。因此，輸送到積分器的電流為I=V/R。

圖 6.使用電壓源的替代伺服環(huán)路測試配置。圖片由Analog Devices提供

值得一提的是，圖中提供的定性波形似乎不正確，因為在這種情況下三角波形具有衰減幅度，這與圖 3 和圖 4 中提供的典型波形不一致。

伺服環(huán)路測試的另一個版本如圖 7 所示。在這種情況下，模擬積分器被替換為數(shù)字累加器，數(shù)字累加器根據(jù)比較器的輸出，在其先前值中添加或減去特定值 (N1)。

圖 7. 使用數(shù)字累加器的替代伺服環(huán)路測試配置。圖片改編自 S. Max，并由S. Max提供 （需要訂閱）

此外，DAC 用于將累加器輸出轉(zhuǎn)換為模擬值。生成轉(zhuǎn)換點估計值的模擬值被傳送到 ADC 輸入，就像圖 2 中的圖表一樣。圖 3 中提供的仿真波形對應于圖 7 中的配置。

在本系列的下一篇文章中，我們將繼續(xù)討論，并了解如何根據(jù)所需的測量精度和系統(tǒng)中存在的噪聲來選擇此測試設置的不同參數(shù)。希望您現(xiàn)在了解了伺服環(huán)路 ADC 測試的基礎知識，甚至對 ADC 表征的困難有了一定程度的認識。

審核編輯：劉清