clock-gating的綜合實現(xiàn)
1、Clock-gating 說明
在ASIC設(shè)計中，項目會期望設(shè)計將代碼寫成clk-gating風(fēng)格，以便于DC綜合時將寄存器綜合成clk-gating結(jié)構(gòu)，其目的是為了降低翻轉(zhuǎn)功耗。因為當(dāng)控制信號（vld_in)無效時，使用了clk-gating后的寄存器，其CK（clk）端口一直為0，因此不存在翻轉(zhuǎn)，能夠有效降低寄存器的翻轉(zhuǎn)功耗和對應(yīng)的時鐘樹的翻轉(zhuǎn)功耗。如下所示：下圖左側(cè)是DC綜合后的clk -gating結(jié)構(gòu)圖，使用了ICG模塊進(jìn)行時鐘gating，被gating后的時鐘連接到寄存器的CK端。右側(cè)是沒有被clk-gating的寄存器結(jié)構(gòu)圖。
2、Clock-gating 編碼風(fēng)格
如下圖所示，case1和case3 為gating style風(fēng)格。DC綜合時更容易產(chǎn)生clk gating。NOTE: 這里說的是更容易，而不是一定。綜合工具會根據(jù)同一組（同一個vld控制的）的寄存器bit位數(shù)量進(jìn)行決策，如果數(shù)量過少，則不進(jìn)行clk gating，因為使用ICG模塊本身就存在面積和功耗的增加。
案例1中，data為3bit，則沒有產(chǎn)生clk gating。
案例2中，data為7bit，data1_out和data3_out均產(chǎn)生了產(chǎn)生clk gati
3、data位寬3bit
3.1 RTL代碼
module try_top (
input clk , //
input rst_n , //
input vld_in , //
input [3-1:0] data_in , //
output reg vld_out , //
output reg [3-1:0] data3_out , //
output reg [3-1:0] data1_out , //
output reg [3-1:0] data2_out //
);
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
vld_out <= 1'b0 ;
end
else begin
vld_out <= vld_in ;
end
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
data1_out <= 'b0 ;
end
else if(vld_in) begin
data1_out <= data_in ;
end
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
data2_out <= 'b0 ;
end
else if(vld_in) begin
data2_out <= data_in ;
end else begin
data2_out <= 'b0 ;
end
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
data3_out <= 'b0 ;
end
else if(vld_in) begin
data3_out <= data_in ;
end else begin
data3_out <= data3_out ;
end
endmodule
3.2 網(wǎng)表文件--沒有產(chǎn)生clk-gating
module try_top ( clk, rst_n, vld_in, data_in, vld_out, data3_out, data1_out,
data2_out );
input [2:0] data_in;
output [2:0] data3_out;
output [2:0] data1_out;
output [2:0] data2_out;
input clk, rst_n, vld_in;
output vld_out;
wire n6, n8, n10, n12, n14, n16, n18, n20, n22, n24, n26;
SDFFRPQL_*CELL_TYPE* data2_out_reg_0_ ( .D(n6), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data2_out[0]) );
SDFFRPQL_*CELL_TYPE* vld_out_reg ( .D(vld_in), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(vld_out) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_2_ ( .D(n22), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data1_out[2]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_1_ ( .D(n20), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data1_out[1]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_0_ ( .D(n18), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data1_out[0]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_2_ ( .D(n16), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data3_out[2]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_1_ ( .D(n14), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data3_out[1]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_0_ ( .D(n12), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data3_out[0]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_2_ ( .D(n10), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data2_out[2]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_1_ ( .D(n8), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n24), .Q(data2_out[1]) );
INVP_*CELL_TYPE* U18 ( .A(rst_n), .Y(n24) );
AND2_*CELL_TYPE* U19 ( .A(data_in[1]), .B(vld_in), .Y(n8) );
AND2_*CELL_TYPE* U20 ( .A(data_in[2]), .B(vld_in), .Y(n10) );
AND2_*CELL_TYPE* U21 ( .A(data_in[0]), .B(vld_in), .Y(n6) );
INVP_*CELL_TYPE* U22 ( .A(vld_in), .Y(n26) );
AO21_*CELL_TYPE* U23 ( .A0(data3_out[1]), .A1(n26), .B0(n8), .Y(n14) );
AO21_*CELL_TYPE* U24 ( .A0(data3_out[0]), .A1(n26), .B0(n6), .Y(n12) );
AO21_*CELL_TYPE* U25 ( .A0(data1_out[0]), .A1(n26), .B0(n6), .Y(n18) );
AO21_*CELL_TYPE* U26 ( .A0(data1_out[1]), .A1(n26), .B0(n8), .Y(n20) );
AO21_*CELL_TYPE* U27 ( .A0(data3_out[2]), .A1(n26), .B0(n10), .Y(n16)
);
AO21_*CELL_TYPE* U28 ( .A0(data1_out[2]), .A1(n26), .B0(n10), .Y(n22)
);
endmodule
4、data位寬7bit
4.1 RTL代碼
module try_top (
input clk , //
input rst_n , //
input vld_in , //
input [7-1:0] data_in , //
output reg vld_out , //
output reg [7-1:0] data3_out , //
output reg [7-1:0] data1_out , //
output reg [7-1:0] data2_out //
);
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
vld_out <= 1'b0 ;
end
else begin
vld_out <= vld_in ;
end
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
data1_out <= 'b0 ;
end
else if(vld_in) begin
data1_out <= data_in ;
end
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
data2_out <= 'b0 ;
end
else if(vld_in) begin
data2_out <= data_in ;
end else begin
data2_out <= 'b0 ;
end
always@(posedge clk or negedge rst_n)
if(!rst_n) begin
data3_out <= 'b0 ;
end
else if(vld_in) begin
data3_out <= data_in ;
end else begin
data3_out <= data3_out ;
end
endmodule
4.2.網(wǎng)表文件--產(chǎn)生了clk-gating
module try_top ( clk, rst_n, vld_in, data_in, vld_out, data3_out, data1_out,
data2_out );
input [6:0] data_in;
output [6:0] data3_out;
output [6:0] data1_out;
output [6:0] data2_out;
input clk, rst_n, vld_in;
output vld_out;
wire clk_gclk_0, n3, n5, n7, n9, n11, n13, n15, n31;
SNPS_CLOCK_GATE_HIGH_try_top inferred_cg_0 ( .CLK(clk), .EN(vld_in), .ENCLK(
clk_gclk_0), .TE(1'b0) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_0_ ( .D(data_in[0]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data3_out[0]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_0_ ( .D(n3), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(data2_out[0]) );
SDFFRPQL_*CELL_TYPE* vld_out_reg ( .D(vld_in), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(vld_out) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_6_ ( .D(data_in[6]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data1_out[6]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_5_ ( .D(data_in[5]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data1_out[5]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_4_ ( .D(data_in[4]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data1_out[4]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_3_ ( .D(data_in[3]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data1_out[3]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_2_ ( .D(data_in[2]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data1_out[2]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_1_ ( .D(data_in[1]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data1_out[1]) );
SDFFRPQL_*CELL_TYPE* data1_out_reg_0_ ( .D(data_in[0]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data1_out[0]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_6_ ( .D(data_in[6]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data3_out[6]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_5_ ( .D(data_in[5]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data3_out[5]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_4_ ( .D(data_in[4]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data3_out[4]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_3_ ( .D(data_in[3]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data3_out[3]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_2_ ( .D(data_in[2]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data3_out[2]) );
SDFFRPQL_*CELL_TYPE* data3_out_reg_1_ ( .D(data_in[1]), .SI(1'b0), .SE(
1'b0), .CK(clk_gclk_0), .R(n31), .Q(data3_out[1]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_6_ ( .D(n15), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(data2_out[6]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_5_ ( .D(n13), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(data2_out[5]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_4_ ( .D(n11), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(data2_out[4]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_3_ ( .D(n9), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(data2_out[3]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_2_ ( .D(n7), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(data2_out[2]) );
SDFFRPQL_*CELL_TYPE* data2_out_reg_1_ ( .D(n5), .SI(1'b0), .SE(1'b0),
.CK(clk), .R(n31), .Q(data2_out[1]) );
INVP_*CELL_TYPE* U13 ( .A(rst_n), .Y(n31) );
AND2_*CELL_TYPE* U14 ( .A(vld_in), .B(data_in[6]), .Y(n15) );
AND2_*CELL_TYPE* U15 ( .A(vld_in), .B(data_in[5]), .Y(n13) );
AND2_*CELL_TYPE* U16 ( .A(vld_in), .B(data_in[4]), .Y(n11) );
AND2_*CELL_TYPE* U17 ( .A(vld_in), .B(data_in[3]), .Y(n9) );
AND2_*CELL_TYPE* U18 ( .A(vld_in), .B(data_in[2]), .Y(n7) );
AND2_*CELL_TYPE* U19 ( .A(vld_in), .B(data_in[1]), .Y(n5) );
AND2_*CELL_TYPE* U20 ( .A(vld_in), .B(data_in[0]), .Y(n3) );
endmodule
module SNPS_CLOCK_GATE_HIGH_try_top ( CLK, EN, ENCLK, TE );
input CLK, EN, TE;
output ENCLK;
PREICG_*CELL_TYPE* latch ( .CK(CLK), .E(EN), .SE(TE), .ECK(ENCLK) );
endmodule
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
寄存器
+關(guān)注
關(guān)注
31文章
5317瀏覽量
120008 -
IC設(shè)計
+關(guān)注
關(guān)注
37文章
1291瀏覽量
103768 -
ASIC設(shè)計
+關(guān)注
關(guān)注
0文章
33瀏覽量
10649 -
RTL
+關(guān)注
關(guān)注
1文章
385瀏覽量
59701 -
CLK
+關(guān)注
關(guān)注
0文章
127瀏覽量
17126
發(fā)布評論請先 登錄
相關(guān)推薦
DFT設(shè)計實戰(zhàn)案例解讀
test_mode接TE的缺點(diǎn)是capture mode下無法測試到functional clock-gating logic，就是functional clock-gating logic完全被
RTL實例化的clock gating cell淺見
現(xiàn)在的深亞納米工藝的設(shè)計中，低功耗已經(jīng)是一個日漸總要的主題了，尤其是移動市場蓬勃發(fā)展起來之后，功耗的要求越來越嚴(yán)格，據(jù)傳，在高級的手機(jī)系統(tǒng)開發(fā)的過程中，系統(tǒng)架構(gòu)的設(shè)計，已經(jīng)精確到每一個服務(wù)模塊的毫安時（mAH）的級別，所以如果你的芯片功耗控制不下來，很有可能會被手機(jī)生產(chǎn)廠家踢出局。
淺析clock gating模塊電路結(jié)構(gòu)
ICG（integrated latch clock gate）就是一個gating時鐘的模塊，通過使能信號能夠關(guān)閉時鐘。
verilog 循環(huán)以及@(clock)的綜合
1，在一個verilog程序里，如果循環(huán)是一個循環(huán)次數(shù)不可定的循環(huán)，那么它能被綜合工具綜合嗎2，如果程序里有always @(clock)里面又嵌套了@(clock)這樣的控制事件，這
發(fā)表于 02-03 15:29
FPGA的時鐘門控是好還是壞？
queries regarding clock gating. from what i've read/learnt - clock gating can be used for l
發(fā)表于 02-21 10:21
通常有兩種不同的時鐘門控實現(xiàn)技術(shù)
constrained，mobile端不能夠充更多的電就只能盡可能地降低功耗了（無法開源只能節(jié)流呀），也因為時鐘門控是降低芯片動態(tài)功耗最簡單，最常用的方法之一。 時鐘門控技術(shù)分類:通常，有兩種不同的時鐘門控實現(xiàn)技術(shù)。 combinational clock
低功耗設(shè)計基礎(chǔ)：Clock Gating
大多數(shù)低功耗設(shè)計手法在嚴(yán)格意義上說并不是由后端控制的，Clock Gating也不例外。
AND GATE的clock gating check簡析
一個cell的一個輸入為clock信號，另一個輸入為gating信號，并且輸出作為clock使用，這樣的cell為gating cell。
低功耗之門控時鐘設(shè)計
clock gating和power gating是降低芯片功耗的常用手段，相比power gating設(shè)計，clock
Clock Gating的特點(diǎn)、原理和初步實現(xiàn)
當(dāng)下這社會，沒有幾萬個Clock Gating，出門都不好意思和別人打招呼！
ASIC的clock gating在FPGA里面實現(xiàn)是什么結(jié)果呢？
首先，ASIC芯片的clock gating絕對不能采用下面結(jié)構(gòu)，原因是會產(chǎn)生時鐘毛刺
發(fā)表于 08-25 09:53
?980次閱讀
時鐘子系統(tǒng)中clock驅(qū)動實例
都要早期，因此clock驅(qū)動是在內(nèi)核中進(jìn)行實現(xiàn)。 在內(nèi)核的 drivers/clk 目錄下，可以看到各個芯片廠商對各自芯片clock驅(qū)動的實現(xiàn)： 下面以一個簡單的時鐘樹，舉例說明一個
什么是Clock Gating技術(shù)？Clock Gating在SoC設(shè)計中的重要性
隨著集成電路技術(shù)的不斷發(fā)展，芯片中的晶體管數(shù)量呈現(xiàn)出爆炸性增長。為了提高性能，降低功耗，SoC設(shè)計中采用了各種優(yōu)化技術(shù)
IC設(shè)計：clock-gating綜合實現(xiàn)方案
當(dāng)CK為0時，ECK 恒定為0， q值為E：如果E為1，則q為1，如果E為0，則q為0。 當(dāng)CK為1時，ECK 恒定為q(n)，即對應(yīng)的上一次CK為0時，鎖存的E值。 因此最終的效果就是，只要E配置成了0，那么ECK會在CK的下降沿跳變成0，隨后只要E保持為0，那么ECK一直為0。
發(fā)表于 10-16 09:43
?1494次閱讀
SOC設(shè)計中Clock Gating的基本原理與應(yīng)用講解
SOC（System on Chip，片上系統(tǒng)）設(shè)計中，時鐘信號的控制對于整個系統(tǒng)的性能和功耗至關(guān)重要。本文將帶您了解SOC設(shè)計中的一種時鐘控制技術(shù)——Clock Gating，通過Verilog代碼實例的講解，讓您對其有更深入的認(rèn)識。
工商網(wǎng)監(jiān)
評論