內容提要

● Cadence 優(yōu)化了其 AI 驅動的 RTL-to-GDS 數字流程，并為 Arm Neoverse V2 平臺提供了相應的 5nm 和 3nm 快速應用工具包（RAK），助力設計人員更快地將設計推向市場

●Cadence AI 驅動的驗證全流程助力 Neoverse V2 平臺設計人員最大程度提高驗證吞吐率，并實現 Arm SystemReady 合規(guī)性認證

中國上海，2023 年 9 月 5 日——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布與 Arm 公司深化合作，加速數據中心在 ArmNeoverseV2 平臺上的設計流程。通過此次合作，Cadence 針對 Neoverse V2 優(yōu)化了其 AI 驅動的 RTL-to-GDS 數字流程，并提供了相應的 5nm 和 3nm 快速應用工具包（RAK），助力用戶更快實現功率、性能和面積（PPA）目標。此外，CadenceAI 驅動的驗證全流程支持 Neoverse V2，可幫助設計人員最大程度提高吞吐量，實現 Arm SystemReady 合規(guī)認證。

適用于 Neoverse V2 平臺的

Cadence AI驅動數字全流程

Cadence AI 驅動的 RTL-to-GDS 數字全流程 RAK 功能全面，針對 3nm 和 5nm 節(jié)點，包含的產品有 Genus綜合解決方案、Modus DFT 軟件解決方案、Innovus 物理實現解決方案、Quantus 寄生參數抽取方案、Tempus時序及ECO解決方案、Voltus電源完整性解決方案、Conformal電路等效性檢查、Conformal 低功耗方案以及基于 AI 的 Cadence Cerebrus 智能芯片解決方案。

數字 RAK 讓 Arm Neoverse V2 設計人員可以享受到諸多優(yōu)勢。例如，Cadence Cerebrus 的 AI 功能可以實現數字芯片設計的自動化并擴展設計規(guī)模，改善 PPA 結果，提高設計人員的生產力。Cadence iSpatial 技術提供了一個集成的、可預測的實現流程，有助于更快完成設計收斂。RAK 還包括一個智能分層流程，可利用大型高性能 CPU 縮短周轉時間。Tempus ECO 技術可利用基于路徑的分析，提供準確度達簽核級的最終設計收斂。最后，RAK 還集成了 GigaOpt 活動感知功耗優(yōu)化引擎，可顯著降低動態(tài)功耗。

適用于 Arm Neoverse V2 平臺的

Cadence AI驅動驗證全流程

Cadence AI 驅動的驗證全流程針對 Arm Neoverse V2 進行了優(yōu)化，包含 Xcelium邏輯仿真平臺、Palladium硬件仿真平臺、Protium硬件原型平臺、Helium模擬與混合平臺、Jasper形式驗證平臺、VerisiumManager 驗證計劃和覆蓋率收斂工具、Perspec系統驗證工具，以及適用于基于 Arm 設計的 VIP 和 System VIP 工具及內容。

Cadence 驗證全流程為 Neoverse V2 設計人員提供硅前服務器基本系統架構（SBSA）合規(guī)性驗證和經過優(yōu)化的 PCI Express（PCIe）集成。此外，Cadence Helium Virtual and Hybrid Studio 包括適用于 Neoverse V2 的可編輯虛擬和混合平臺參考設計，整合了 Arm Fast Model，用于快速啟動早期軟件開發(fā)和驗證。Helium 換擋技術使客戶能夠在轉換到超精確的 RTL 環(huán)境之前，在高性能混合環(huán)境中定位工作負載，使用 Palladium 或 Protium 平臺進行詳細驗證。

“

“市場對大數據分析、高性能計算和機器學習推理等復雜工作負載的需求日益增長，這意味著我們需要推出能夠提高性能和效率的專業(yè)計算解決方案。”Arm 基礎架構業(yè)務線市場副總裁 Eddie Ramirez 表示，“通過此次最新合作，客戶可以利用 Cadence 全面的數字和驗證流程來驗證他們的解決方案，更快地將基于 Neoverse V2 的強大產品推向市場。此外，在支持 Arm 的服務器和云實例上運行 EDA 工作負載時，芯片合作伙伴也將享受到這些先進設計流程的優(yōu)勢。”

“

“客戶一直在想方設法加快創(chuàng)新步伐，以滿足設計數據中心芯片所需的高級計算要求，而 Arm Neoverse V2 平臺為此提供了堅實的基礎，”Cadence 數字與簽核事業(yè)部產品管理副總裁 Kam Kittrell 表示。“通過此次擴大與 Arm 公司的合作，當使用 AI 驅動的數字全流程 3nm 和 5nm RAK 進行 Neoverse V2 設計時，客戶可以有效提升生產力，加快設計流片。此外，我們 AI 驅動的驗證全流程經過優(yōu)化，客戶可以獲得驗證 RTL 和執(zhí)行硅前軟件驗證所需的所有工具，確保整個系統設計取得成功。”

Cadence 數字和驗證流程支持 Cadence 智能系統設計（Intelligent System Design）戰(zhàn)略，旨在助力客戶實現 SoC 卓越設計。

要進一步了解如何使用

Cadence 的數字及驗證解決方案

驗證基于 Arm 的設計，請訪問

www.cadence.com/go/armsolneoversev2

（您可復制至瀏覽器或點擊閱讀原文打開）

關于 Cadence

Cadence 是電子系統設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業(yè)積累。基于公司的智能系統設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計概念成為現實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。