精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

serdes串行發送和接收是怎么實現的?serdes就是用56G的ADC和DAC嗎?

冬至子 ? 來源:IC的世界 ? 作者:越過山丘 ? 2023-09-08 15:59 ? 次閱讀

對于圖1所示TX/RX模擬部分的實現方式,大家是不是一直有這樣的疑問: Serdes在將并行data通過DAC串行發出去的時候,或者在接收端通過ADC進行串行data采樣的時候,是怎么實現的?比如56G的serdes就是用56G的ADC和DAC嗎?

答案是肯定不是,沒有那么高頻的ADC和DAC,通常ADC和DAC最大可以工作在1G頻率左右,再大的頻率無法實現精度的。所以采用多個ADC/DAC分時工作的模式。

RX接收端采樣方式如下圖2,RX Pad連接到16個ADC上,后端要嚴格約束Pad到不同ADC之間的走線一樣長,可以通過繞線方式實現。

CDR的數字邏輯輸出vco_calibration_value[n:0]到模擬VCO實現相位調整。VCO輸出多路時鐘到多個ADC,如圖3所示,比如通過16個ADC分時采樣,VCO輸出的相鄰時鐘差90°/16。

ADC在時鐘上升沿進行采樣,然后模擬通過clk15將16個采樣symbol[7:0] pipe到數字邏輯,然后進行均衡判決。TX端的DAC發送端是相同的方式進行的。

圖1:serdes架構框圖
image.png

圖2:RX ADC采樣框圖
image.png

圖3:RX ADC采樣時鐘圖示
image.png

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 接收機
    +關注

    關注

    8

    文章

    1180

    瀏覽量

    53407
  • adc
    adc
    +關注

    關注

    98

    文章

    6438

    瀏覽量

    544094
  • 時鐘信號
    +關注

    關注

    4

    文章

    445

    瀏覽量

    28510
  • ADC采樣
    +關注

    關注

    0

    文章

    134

    瀏覽量

    12831
  • VCO設計
    +關注

    關注

    0

    文章

    2

    瀏覽量

    3488
  • SERDES接口
    +關注

    關注

    0

    文章

    28

    瀏覽量

    2964
收藏 人收藏

    評論

    相關推薦

    SERDES的作用 SerDes基礎知識詳解

    SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。
    的頭像 發表于 01-04 09:04 ?4043次閱讀
    <b class='flag-5'>SERDES</b>的作用 <b class='flag-5'>SerDes</b>基礎知識詳解

    SERDES接口電路設計

    通信,該SERDES接口方案具有成本低、靈活性高、研發周期短等特點?! ? 硬件接口:   硬件的接口如上圖所示,主要包括發送接收模塊。  發送模塊包括8b/10b編碼器,并串轉換器
    發表于 05-29 17:52

    FPGA SERDES接口電路怎么實現?

      串行接口常用于芯片至芯片和電路板至電路板之間的數據傳輸。隨著系統帶寬不斷增加至多吉比特范圍,并行接口已經被高速串行鏈接,或SERDES (串化器/ 解串器)所取代。起初, SERDES
    發表于 10-23 07:16

    SERDES傳輸和引腳關聯

    親愛的Xilinx論壇,我正在實現基于SERDES協議的序列化傳輸。我需要在Kintex7上接收8個差分對,這些差分對承載由另一個Kintex7串行化的64位字,主時鐘為100MHz。
    發表于 03-17 09:53

    使用SERDES(LVDS)作為背板怎么實現?

    很好的應用筆記,用于在spartan fpgas中實現serdes但是對Virtex5沒什么?任何人都可以指出我使用V5 fpgas正確實現ser
    發表于 07-13 15:54

    SerDes發送端TX的均衡原理是什么?

    SerDes發送端TX的均衡原理是什么?怎樣利用高速接口SerDes實現芯片間信號的有線傳輸?
    發表于 06-17 07:15

    SerDes是怎么工作的

    FPGA發展到今天,SerDes(Serializer-Deserializer)基本上是標配了。從PCI到PCI Express, 從ATA到SATA,從并行ADC接口到JESD204, 從RIO
    發表于 07-28 07:02

    基于SERDES時鐘的頻率跟隨的設計

    在很多無線或者有線的系統應用中,都需要器件的接收端能夠和鏈路的發送端的頻率做跟隨。通常的實現方案都是通過將SERDES的恢復時鐘引到芯片外部,然后通過一個cleanup PLL過濾抖動
    發表于 11-18 12:08 ?6852次閱讀
    基于<b class='flag-5'>SERDES</b>時鐘的頻率跟隨的設計

    如何使用FPGA實現SERDES協議

    速度的并行總線傳輸串行化的數據。一個實例是單個PCI-Express 通道,替代傳統的32 位、64MHz PCI 總線(可達到2.112Gb/s) ,僅用4 條線(運行在2.5GHz) ,可達到4Gb/s總數據率。簡言之, SERD
    發表于 10-09 17:25 ?18次下載
    如何使用FPGA<b class='flag-5'>實現</b><b class='flag-5'>SERDES</b>協議

    單通道56GSERDES,參考時鐘如何選取?

    為滿足目前的56GPAM-4 SerDes技術,以支持更高帶寬的100G+以太網和光網絡設計。硬件開發人員通常需要100fs(典型值)以下RMS相位抖動規范的時鐘。這些設計通常需要與CPU和系統時鐘等其他頻率時鐘混用。
    的頭像 發表于 11-12 15:25 ?4789次閱讀

    SERDES的優勢 SERDES演變的看法

    ,另一個優勢是能夠通過一對差分對信號引腳(而不是8、16、32或N個數據引腳和一個時鐘引腳)發送數據。在串行傳輸這個方面得益于更小的數據包和更密集的pcb而節省了成本。具體取決于晶片成本、封裝成本、PCB成本和PCB擁塞等因素。 距離優勢 在過去的十年里,
    的頭像 發表于 07-23 11:59 ?4291次閱讀

    56G QSFP+DAC無源高速線纜的詳細介紹

    DAC、25G SFP28 DAC、40G/56G QSFP+ DAC、100
    的頭像 發表于 04-25 15:35 ?2255次閱讀

    什么是SerDes?SerDes的應用場景又是什么呢?

    首先我們要了解什么是SerDesSerDes的應用場景又是什么呢?SerDes又有哪些常見的種類?
    的頭像 發表于 06-06 17:03 ?9668次閱讀
    什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>的應用場景又是什么呢?

    SerDes串行和并行通信有何區別?

    SerDes(Serialization/Deserialization)是一種在數字通信系統中提供重要優勢的串行/并行轉換電路。
    的頭像 發表于 10-20 15:31 ?1664次閱讀
    <b class='flag-5'>SerDes</b>:<b class='flag-5'>串行</b>和并行通信有何區別?

    了解高速56G PAM-4串行鏈路的時鐘需求

    電子發燒友網站提供《了解高速56G PAM-4串行鏈路的時鐘需求.pdf》資料免費下載
    發表于 09-23 11:36 ?0次下載
    了解高速<b class='flag-5'>56G</b> PAM-4<b class='flag-5'>串行</b>鏈路的時鐘需求