精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

兩個(gè)好習(xí)慣提高FPGA開發(fā)效率

FPGA開發(fā)之路 ? 來源:FPGA開發(fā)之路 ? 2023-09-10 10:30 ? 次閱讀

相信大部分人都遇到過這種情況,花大力氣改好了代碼與測試文件,滿心歡喜開始跑仿真,結(jié)果一仿全是錯(cuò),又開始花大力氣去debug。

本文總結(jié)兩點(diǎn)好習(xí)慣能夠提高開發(fā)的效率和體驗(yàn)。之所以叫做“習(xí)慣”是因?yàn)檫@是一種做事方式,和FPGA技術(shù)不相關(guān)的,我甚至認(rèn)為可以應(yīng)用到所有的類似的開發(fā)過程中。

一 確認(rèn) baseline

這一點(diǎn)的意思是你要明確你工作的起點(diǎn)的現(xiàn)狀是什么樣的,最好能是一個(gè)干凈正確的起點(diǎn)。

假設(shè)現(xiàn)在我們要基于某個(gè) code base 開發(fā)一個(gè)新的feature,那么我們要明確現(xiàn)在 code base 的情況。當(dāng)我們準(zhǔn)備開始開發(fā)寫代碼之前,很重要的一點(diǎn)是明確現(xiàn)有的 testbench 是不是能夠跑通。

假如我們不明確這一點(diǎn),當(dāng)改好代碼,增加完的新的feature,跑 testbench 發(fā)現(xiàn)仿真失敗了,我們沒法知道是原來就有的bug還是新加入的代碼導(dǎo)致的。debug的過程會很痛苦,尤其是當(dāng)系統(tǒng)比較復(fù)雜的時(shí)候。

而如果我們明確之前的 testbench 是好的,那么仿真的錯(cuò)誤必然是新加入的代碼導(dǎo)致的,那么我們可以直接定位相關(guān)的代碼進(jìn)行debug。

二 積少成多

這一點(diǎn)的意思是每次處理的改動少一些,簡單一些,然后積少成多。

《獨(dú)角獸項(xiàng)目》這本書里面有這么一句話:

如果在做出每個(gè)小更改之后都進(jìn)行檢查,那么永遠(yuǎn)不回有什么大問題需要解決了

我們還是以開發(fā)一個(gè)新的 feature 為例,假設(shè)現(xiàn)在這個(gè)新的feature需要在code base有5處大的改動,我們可以在每做完一處大的改動就跑一次仿真,確認(rèn)新的baseline。如果我們選擇另外一種做法,先完成全部的5出改動,再去跑仿真,仿真會有極大的概率出錯(cuò),而且我們也需要花費(fèi)極大的力氣去debug。

另一個(gè)例子是做 code rebase。在整個(gè)項(xiàng)目的開發(fā)周期,可能會有好多次其他同事提交代碼更新code base。如果我們只是在項(xiàng)目的尾期去做 code rebase,可想而知conflict會非常多,我們做rebase也會更艱難更容易出錯(cuò),甚至導(dǎo)致項(xiàng)目的延期。比較好的習(xí)慣是,在 code base 有變化時(shí),我們及時(shí)rebase,那么每次rebase的conflict沒那么多,我們也可以很快完成繼續(xù)下一步的開發(fā)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1626

    文章

    21675

    瀏覽量

    601955
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4047

    瀏覽量

    133429
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4752

    瀏覽量

    68361

原文標(biāo)題:兩個(gè)好習(xí)慣提高 FPGA 開發(fā)效率

文章出處:【微信號:FPGA開發(fā)之路,微信公眾號:FPGA開發(fā)之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    寫了兩個(gè)FPGA程序,是兩個(gè)模塊,如何將這兩個(gè)模塊連接到...

    寫了兩個(gè)FPGA程序,是兩個(gè)模塊,如何將這兩個(gè)模塊連接到一起進(jìn)行編譯仿真。應(yīng)該如何操作。
    發(fā)表于 06-06 13:40

    程序員的好習(xí)慣

    程序員的好習(xí)慣
    發(fā)表于 08-06 16:34

    15個(gè)編程好習(xí)慣

    15個(gè)編程好習(xí)慣(15 Good Computer Programming Habits)   編者按:這是國外程序員Al katib總結(jié)的一些編程習(xí)慣。  1. 動手編碼之前,你需要對要編碼實(shí)現(xiàn)
    發(fā)表于 03-15 18:14

    個(gè)好習(xí)慣讓你的PCB設(shè)計(jì)更優(yōu)

    受益匪淺,使你的設(shè)計(jì)更合理,生產(chǎn)更容易,性能更好。下面給大家列出以下六個(gè)讓你受益匪淺的好習(xí)慣。  (一) 細(xì)節(jié)決定成敗  PCB設(shè)計(jì)是一個(gè)細(xì)致的工作,需要的就是細(xì)心和耐心。剛開始做設(shè)計(jì)的新手經(jīng)常犯的錯(cuò)誤
    發(fā)表于 06-15 11:51

    塊Kintex超大規(guī)模FPGA開發(fā)單板應(yīng)該如何為兩個(gè)FPGA供電?

    你好,任何人:我現(xiàn)在用塊Kintex超大規(guī)模FPGA開發(fā)單板。我應(yīng)該如何為兩個(gè)FPGA供電?1)單一解決方案,一
    發(fā)表于 04-03 15:26

    個(gè)好習(xí)慣讓你的PCB設(shè)計(jì)更優(yōu)

    受益匪淺的好習(xí)慣。  (一) 細(xì)節(jié)決定成敗  PCB設(shè)計(jì)是一個(gè)細(xì)致的工作,需要的就是細(xì)心和耐心。剛開始做設(shè)計(jì)的新手經(jīng)常犯的錯(cuò)誤就是一些細(xì)節(jié)錯(cuò)誤。器件管腳弄錯(cuò)了,器件封裝用錯(cuò)了,管腳順序畫反了等等,有些可以
    發(fā)表于 07-11 10:59

    PCB layout工程師的7個(gè)好習(xí)慣

    ,兼顧性能、工藝、成本等各方面,同時(shí)還要注意板子布局的合理整齊。作為一名優(yōu)秀的PCB layout工程師,好的工作習(xí)慣會使你的設(shè)計(jì)更合理,性能更好,生產(chǎn)更容易。下面羅列了PCB layout工程師的7個(gè)好習(xí)慣,來看看你都占了幾個(gè)
    發(fā)表于 01-29 07:43

    PCB layout的好習(xí)慣看了就知道

    ,兼顧性能、工藝、成本等各方面,同時(shí)還要注意板子布局的合理整齊。作為一名優(yōu)秀的PCB layout工程師,好的工作習(xí)慣會使你的設(shè)計(jì)更合理,性能更好,生產(chǎn)更容易。下面羅列了PCB layout工程師的7個(gè)好習(xí)慣,來看看你都占了幾個(gè)
    發(fā)表于 03-17 06:01

    如何更新FPGA中的鏡像?兩個(gè)概念說明

    更新鏡像這一概念,會有兩個(gè)完全不一樣的概念,需要先說清楚。 1.更新FPGA的配置2.更新存儲FPGA配置鏡像的Flash
    的頭像 發(fā)表于 09-15 09:23 ?6103次閱讀

    匯總PCB layout工程師的7個(gè)好習(xí)慣 你有沒有學(xué)會?

    ,兼顧性能、工藝、成本等各方面,同時(shí)還要注意板子布局的合理整齊。作為一名優(yōu)秀的PCB layout工程師,好的工作習(xí)慣會使你的設(shè)計(jì)更合理,性能更好,生產(chǎn)更容易。下面羅列了PCB layout工程師的7個(gè)好習(xí)慣,來看看你都占了幾個(gè)
    的頭像 發(fā)表于 04-06 16:44 ?4461次閱讀

    英特爾有兩個(gè)重要發(fā)布加速FPGA應(yīng)用開發(fā)

    在英特爾FPGA技術(shù)大會上,英特爾有兩個(gè)重要發(fā)布,一個(gè)是發(fā)布了最新的英特爾 開放式 FPGA 堆棧(Intel OFS)。通過可拓展的硬件,以及可訪問的git源代碼庫的軟件框架,英特爾
    的頭像 發(fā)表于 01-08 17:52 ?2325次閱讀
    英特爾有<b class='flag-5'>兩個(gè)</b>重要發(fā)布加速<b class='flag-5'>FPGA</b>應(yīng)用<b class='flag-5'>開發(fā)</b>

    PCB layout工程師的7個(gè)好習(xí)慣

    作為一名優(yōu)秀的PCB layout工程師,好的工作習(xí)慣會使你的設(shè)計(jì)更合理,性能更好,生產(chǎn)更容易。本文羅列了PCB layout工程師的7個(gè)好習(xí)慣,來看看你都占了幾個(gè)吧!
    的頭像 發(fā)表于 02-16 15:46 ?2872次閱讀

    PCB layout工程師的7個(gè)好習(xí)慣,來看看你都占了幾個(gè)吧!

    作為一名優(yōu)秀的PCB layout工程師,好的工作習(xí)慣會使你的設(shè)計(jì)更合理,性能更好,生產(chǎn)更容易。本文羅列了PCB layout工程師的7個(gè)好習(xí)慣,來看看你都占了幾個(gè)吧!
    發(fā)表于 01-22 06:43 ?6次下載
    PCB layout工程師的7<b class='flag-5'>個(gè)</b><b class='flag-5'>好習(xí)慣</b>,來看看你都占了幾個(gè)吧!

    兩個(gè)LED和兩個(gè)按鈕的使用

    電子發(fā)燒友網(wǎng)站提供《兩個(gè)LED和兩個(gè)按鈕的使用.zip》資料免費(fèi)下載
    發(fā)表于 01-30 16:04 ?1次下載
    <b class='flag-5'>兩個(gè)</b>LED和<b class='flag-5'>兩個(gè)</b>按鈕的使用

    微控制器配對FPGA提高系統(tǒng)效率

    有許多應(yīng)用,其中的MCU和一個(gè)FPGA,配對在一起,可以顯著地經(jīng)由較低功耗,減少電路板空間,提高了處理,或增加的靈活性提高系統(tǒng)效率。了解如何
    的頭像 發(fā)表于 11-03 14:48 ?303次閱讀