隨著SoC芯片逐漸復雜化，其DFT（Design for Test）架構也由單層向多層網絡發展。IEEE 1687是DFT多層網絡結構的通用標準，其核心內容包括Heirachical Architecture，模塊連接語言ICL(Instrument Connectivity Language)和過程描述語言PDL(Procedural Description Language)。

其中，ICL是一種硬件架構描述語言，用于描述設計中IEEE 1687的網絡結構（又稱IJTAG網絡結構），即不同類型嵌入式模塊之間的層級連接，使得硬件的可擴展性和訪問的靈活性得到極大地加強。

一、ICL的組成

ICL是描述模塊間連接的語言，它不包括設備內部具體操作的細節。因此可以概括地說，ICL是由Instruments 及其Connection描述組成的。

1、Instrument

ICL中的Instrument包含TAP、SIB、TDR及DFT IPs（EDT，OCC，MBIST…），它們是構成1687網絡的關鍵節點，每一個Instrument都在Module中定義，如圖定義的TDR。

2、Connection

ICL中的Connection是對Instrument的Keywords 、Attribute、Scan_Cell、Interface以及PortsToPorts連接等的描述。

如圖是ICL描述的網絡結構的部分示意圖，SIB和TDR為Instruments，不同顏色的連線即ICL描述的Connection。以SIB_2為例，其ICL描述語言如下：

Instance sib_* Of sib_2 {

InputPort ijtag_reset   =  ijtag_reset;

  InputPort ijtag_sel = ijtag_sel;

  InputPort ijtag_si = sib1.ijtag_so;

  InputPort ijtag_ce = ijtag_ce;

  InputPort ijtag_se = ijtag_se;

  InputPort ijtag_ue = ijtag_ue;

  InputPort ijtag_tck = ijtag_tck;

  InputPort ijtag_from_so =  tdr.ijtag_so;

  Attribute tessent_design_instance = "sib_*";

}

二、ICL的Bottom Up

IEEE 1687的多層網絡結構決定了ICL是以Bottom Up的方式逐步實現對Core層、Subsys層及Chip層的描述。

1、Core層的描述

Core層的ICL會對Modified Core內部的Module逐一按照如下步驟描述：

首先，ICL會整理出該Module的IJTAG網絡端口及Interface，可能包括ClkPort、ToClkPort、SelectPort、CaptureEnPort、ShiftEnPort、ScanInPort、ScanOutPort、UpdataEnPort、DataOutPort等，并且會source這些端口的來源，描述它們的屬性，比如Clock_Domain、Connection_Rule等；

接下來，ICL逐一將module內部實例化的DFT IP的Client/Host端口與其他實例連接，具體到端口對端口，形成DFT網絡；

最后，Core內部Module的ICL集成得到整個Core的ICL。

2、Subsys層的描述及與Core層ICL的銜接

Subsys層ICL的描述步驟與Core一致。如果Subsys內含有上述已經存在ICL的Core，那么首先，該Subsys會將內部Core當成一個Box，抓取Core_Top層的IJTAG端口加入到Subsys層的描述，從而將Subsys層的IJTAG網絡與Core層的IJTAG網絡進行組合。

而后，Core內部的關于Module和Instance的ICL描述都會復述到Subsys的ICL中，使得Subsys與Core在ICL文件中形成一個完整的DFT網絡。

Chip層的描述及其與Subsys層的銜接

Chip層的ICL描述步驟與Subsys一致，對于內部已存在ICL的Module的處理方式也與Subsys一致。

將分層的ICL集成，會得到整個Chip的完整ICL網絡。

三、總結

基于ICL的可擴展性和靈活性，它可以抽取設計中的IEEE 1687結構，方便用戶從高層次的角度去配置相應的寄存器。ICL語言還可以幫助用戶了解和配置復雜的IEEE 1687網絡，解決了在配置寄存器時網絡復雜、難以確定輸入數據長度和值的問題。