相關閱讀：

RA2快速設計指南 [1] 電源與仿真器支持

RA2快速設計指南 [2] MCU工作模式和選項設置存儲器

5. 時鐘電路

RA2 MCU具有六個振蕩源。其中有五個可以用作主系統時鐘源。剩下的一個專用于獨立看門狗定時器。在典型系統中，主時鐘由外部晶體或時鐘驅動。將此輸入指向內部選擇器和分頻器，在此進一步指向主系統時鐘（ICLK）、閃存時鐘、CPU時鐘和外設模塊時鐘。此外，時鐘分配也包括ADC和USB的外設時鐘。有關時鐘生成電路框圖的信息，請參見《硬件手冊》中的“時鐘生成電路”一章。

每個時鐘都有特定的容差和時序值。有關頻率和時鐘時序規范的信息，請參見《硬件手冊》中“電氣特性”一章的“交流特性”部分。有關各種時鐘頻率之間關系的信息，請參見《硬件手冊》中的“時鐘生成電路”一章。

表5. RA2振蕩源

注：1. 僅RA2A1產品支持SDADC時鐘。

2. 僅RA2A1產品支持USB時鐘。

3. RA2A1產品的閃存時鐘（FCLK）是獨立于MOSC存在的，也可以通過MOSC、SOSC、HOCO、MOCO或LOCO生成。

4. RA2E2產品不支持。

一些產品如RA2E2不支持選擇外部振蕩器或外部時鐘。此種情況下，主時鐘的振蕩源僅限于片上振蕩器。

5.1 復位條件

復位后，RA2 MCU開始以中速片上振蕩器（MOCO）作為主時鐘源運行。復位時，默認情況下主振蕩器處于關閉狀態。HOCO和IWDT可能處于打開或關閉狀態，具體取決于選項設置存儲器中的設置（請參見后文第4節）。

5.2 時鐘頻率要求

最小和最大頻率如下表所示。有關詳細信息，請參見《硬件手冊》中“時鐘生成電路”一章的“概述”部分，其中包括外部和內部時鐘源規范。更多詳細信息，請參見《硬件手冊》中“電氣特性”一章的“交流特性”部分。

表6. RA2 MCU內部時鐘的頻率范圍

注1. 僅限RA2A1產品。對ROM或數據閃存進行編程或擦除操作時，FCLK的運行頻率必須至少為1 MHz。

2. 僅限支持USB外設功能的產品。

3. 僅限支持CAN外設功能的產品。

4. RA2E1、RA2E2 和 RA2L1對 ROM 或數據閃存進行編程或擦除操作時，ICLK 的運行頻率必須至少為1 MHz。

5.2.1 USB通信要求

全速USB 2.0模塊（USBFS）需要48 MHz 的 USB 時鐘信號（UCLK）。

對于支持USBFS模塊的RA2產品，HOCO為UCLK的時鐘源。因此當使用USBFS模塊時，HOCO必須配置為48 MHz。

5.2.2 ROM或數據閃存的編程和擦除要求

RA2A1產品的FCLK必須至少為1 MHz才能在內部ROM和數據閃存上執行編程和擦除。

其他RA2產品的ICLK必須至少為1 MHz才能在內部ROM和數據閃存上執行編程和擦除。

5.3 降低時鐘生成電路（CGC）的功耗

為了幫助節省功耗，請盡可能將所有未使用的時鐘的分頻器設置為最大可能值。另外，如果不使用時鐘，請通過設置適當的寄存器來確保時鐘已停止。下表顯示了用于控制每個時鐘源的寄存器。

表7. 時鐘源配置寄存器

注1：RA2E2產品不支持。

5.4 寫入系統時鐘控制寄存器

寫入系統時鐘分頻控制寄存器（SCKDIVCR）和系統時鐘源控制寄存器（SCKSCR）中的各個位域時，應格外小心。

當外圍模塊時鐘的時鐘源更改為其他時鐘源時，在時鐘源切換期間，外圍模塊時鐘周期會變長。詳見圖8。因此，必須在指令處理中增加延遲，以確保時鐘在切換時鐘源時仍保持穩定。

為保證時鐘頻率改變后的處理準確無誤，首先寫入相關的時鐘控制寄存器改變頻率，再從寄存器中讀取值，最后進行后續處理。

圖8. 切換時鐘源的時序

5.5 時鐘設置示例

Renesas FSP為RA2A1 MCU提供了一個簡單的可視化時鐘配置工具，如下所示。此配置器可配置板級支持包中的代碼，以根據用戶的選擇初始化時鐘生成電路，并按照MCU硬件手冊中的說明進行適當的配置。

圖9. 使用 Renesas FSP配置器進行時鐘設置

5.6 HOCO精度

RA2 MCU內部高速片上振蕩器（HOCO）的運行頻率為24 MHz、32 MHz、48 MHz，精度為+/-2%或更高。HOCO的精度規格適用于各種環境工作溫度（Ta）范圍。有關詳細信息，請參見《硬件手冊》中“電氣特性”章節的內容。

HOCO可以用作時鐘生成電路的輸入。當以這種方式使用HOCO時，不需要外部振蕩器。當因空間限制或其他限制而需要減少PCB設計中的元件數量時，這可能是一個優勢。不過，此時會因時鐘精確度問題而產生性能影響和限制，因此應針對您的應用進行評估。

RA2E2產品沒有外部晶振和外部時鐘輸入，必須選擇其內部時鐘（HOCO、MOCO、LOCO）作為主系統時鐘。

5.7 閃存接口時鐘

RA2A1產品對內部閃存（ROM和DF）進行編程和擦除操作以及從數據閃存讀取數據時，閃存接口時鐘（FCLK）用作運行時鐘。而其他RA2產品進行編程和擦除操作時，ICLK用作運行時鐘。

因此，相關時鐘的頻率設置會直接影響從數據閃存讀取數據所需的時間。如果用戶的程序正在從數據閃存中讀取數據，或者正在對內部閃存執行編程或擦除操作，則建議使用最大FCLK/ICLK頻率。

當寫入或擦除代碼閃存（ROM）或數據閃存時，時鐘必須以至少1 MHz的頻率運行。請注意，時鐘頻率對從ROM讀取數據或對RAM進行讀寫操作沒有任何影響。

5.8 電路板設計

有關使用CGC的更多信息和電路板設計建議，請參見《硬件手冊》中“時鐘生成電路（CGC）”一章的“使用注意事項”部分。

通常，晶體諧振器及其負載電容應盡可能靠近MCU時鐘引腳（XTAL/EXTAL、XCIN/XCOUT）放置。避免在晶體諧振器和MCU之間連接任何其他信號走線。盡量減少每條走線上使用的連接通孔數量。

5.9 外部晶體諧振器選擇

大多數RA2產品的外部晶體諧振器可以用作主時鐘源。外部晶體諧振器可跨MCU的EXTAL和XTAL引腳連接。外部晶體諧振器的頻率必須處于主時鐘振蕩器的頻率范圍內。

晶體諧振器的選擇在很大程度上取決于各個獨特的電路板設計。由于適合與RA2 MCU產品配合使用的可用晶體諧振器的選擇可能很多，因此請仔細評估所選晶體諧振器的電氣特性，以確定具體的實現要求。

下圖給出了典型的晶體諧振器連接示例。

圖10. 晶體諧振器連接示例

選擇晶體諧振器和相關電容時，必須仔細評估。如果晶體諧振器制造商有相關建議，可以添加外部反饋電阻（Rf）和阻尼電阻（Rd）。

圖11. 晶體諧振器的等效電路

CL1和CL2的電容值選擇會影響內部時鐘的精確度。要了解CL1和CL2值的影響，應使用上圖中晶體諧振器的等效電路來模擬該電路。為了獲得更準確的結果，還應考慮與晶體諧振器元件之間的布線相關的雜散電容。

5.10 外部時鐘輸入

大多數RA2產品的數字時鐘輸入可以用作主時鐘源。圖12給出了連接外部時鐘輸入的示例。若使用外部時鐘信號運行振蕩器，請將MOMCR.MOSEL位設為1。XTAL引腳變為高阻抗。

圖12. 晶體諧振器的等效電路

注：外部時鐘頻率的輸入操作只能在主時鐘振蕩器停止時運行。請不要在主時鐘振蕩器停止位（MOSCCR.MOSTP位）為0時更改外部時鐘頻率的輸入。

來源：RA2快速設計指南 [3] 時鐘電路（上）、RA2快速設計指南 [4] 時鐘電路（下）

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理

審核編輯 黃宇