電磁兼容性（EMC，即Electromagnetic Compatibility）是指設備或系統，在其電磁環境中符合要求運行，并不對其環境中的其它設備產生無法忍受的電磁騷擾的能力。

PCB產品設計過程中需要重點考慮EMC，通常70%以上的EMC問題都來自于板級的設計。如果時鐘信號沒有做好屏蔽，相對應的頻點或是倍頻之后的頻點就可能成為輻射點；信號沒有完整可靠的參考平面，傳輸過程中就會產生反射，進而影響測試結果；對于模擬電路或是高頻電路區域沒有進行屏蔽，也會對EMI（電磁干擾 Electro Magnetic Interference）測試的結果產生很大影響。

EMC工程師常用的三個主要措施：屏蔽，接地，濾波，適當的匹配和端接也會產生不錯的效果。

下面我們從PCB設計過程中的四個階段，來分析和改善板卡的EMC設計。

PCB疊層及阻抗設計

隨著信號頻率的不斷提高，設計中對板卡的疊層和所選擇的材料要求也越來越高。

信號傳輸過程中不可避免的會產生損耗，頻率越高損耗越嚴重，所以基材的選擇也是EMC設計的重要部分。目前市場上通常使用的都是FR4板材，基材分為覆銅板（Core芯板）和半固化片（PP），PCB就是通過不同的Core和PP進行壓合而成。

選擇板材時需要關注的特性參數如下，其中高頻板材的介電常數和介質損耗越低，板卡上的信號完整性越好，進而可以獲得更好的EMC性能：

玻璃化轉變溫度（Tg）, HTG>=150度。

基材的熱分解溫度（Td）, Td>=330度。

介質常數（Dk），高頻板信號設計和仿真必須考慮。

介質損耗因素（Df），高頻板信號設計和仿真必須考慮。

首先，高速板卡硬件設計時不建議PCB采用兩層板設計，因為兩層板很難進行阻抗控制。如需滿足常用的單端50ohm和差分100ohm阻抗，線寬和間距上都會占用很大的空間，信號布線時要有伴地線才能做到阻抗控制，具體的阻抗值可參考下圖一所示。

圖一：兩層板阻抗設計

兩層板沒有完整的地平面來做參考層面，信號的回流路徑長，會影響信號傳輸的質量。

所以建議至少采用四層板電路設計，才能獲得更好的EMC效果。通常的疊構包括四層：
Top/Ground/Power/Bottom，Top層是主要器件的布局層，Ground可以為Top層的器件提供完整的參考平面，Bottom層盡量減少信號的布線，更多的提供電源的布線。

如果板卡的電源相對較少，Power層也可以做Ground來為Bottom層提供完整的參考層面。

常用的四層板疊層如圖二所示，阻抗如圖三和圖四所示：

圖二：四層板疊層設計

圖三：四層板單端50歐姆阻抗設計

圖四：四層板差分100歐姆阻抗設計

其次，關于高頻PCB應用的基材選擇時，介質常數Dk和介質損耗因素Df是兩個重要的參數（如圖五所示），還有玻璃化轉變溫度Tg和基材的熱分解溫度Td，這些參數都會對板卡的EMC測試產生很大的影響。

基材的選擇既要保證信號質量，同時也要考慮生產成本，最大程度上保證PCB的設計質量。國內常用的板材有：Tu768，S1170等。

圖五：基材的Dk和Df參考

常用的疊層設計規則如下：

1）至少有一個連續完整的地平面控制阻抗和信號質量；

2）電源和地平面靠近放置，這樣可以減少電源對地阻抗，進而降低電源噪聲對信號完整性的影響；

3）疊層盡量避免兩個信號層相鄰，如果相鄰加大兩個信號層的間距；

4）避免兩個電源平面相鄰，特別是由于信號層鋪電源而導致的電源平面相鄰；

5）疊層能做到對阻抗的有效控制，滿足通用的單端50ohm和差分100ohm阻抗要求，及其他一些常規的阻抗需求，USB 90ohm阻抗；

6）兩個外層（Top和Bottom）盡可能鋪地，特別是板邊及敏感器件周圍，并且連續增加地孔，避免長距離的無過孔的銅皮；

總之，PCB疊層和阻抗會為板卡的EMC設計提供良好的基礎，提供一個最基本的信號框架，在這個框架內需要滿足信號及電源完整性的各種質量要求，合理的層疊可以減少板卡本身的EMI輻射，整體上提升板卡的EMC等級。

PCB器件布局設計

集成電路的設計包含模擬電路和數字電路，模擬器件靈敏度高，帶寬越大，抗干擾度越差；數字電路取決于噪聲容限或噪聲抗干擾度。噪聲容限即疊加在輸入信號上的噪聲最大允許值，如下圖所示：

板級的EMC濾波設計，需要嚴格區分不同模塊區域，盡量避免模擬和數字電路混合布局，電源模塊電路單獨空間，接口器件做好防護，時鐘和高頻信號內層布線，這些都可以減少信號的交叉帶來不必要的影響。

通常電路需要遵循以下的一些基本原則：

1）高速、中速、低速電路要分開；DDR, MIPI, Flash等相對獨立的高速電路布局要優先考慮，其他普通的GPIO等低速電路避免交叉。

2）強電流、高電壓、強輻射元器件遠離弱電流、低電壓、敏感元器件；若12V電源供電，保證足夠的安全距離并且濾波電路靠近輸入端。

一般電源防雷保護器件的順序是：壓敏電阻、保險絲、抑制二極管、EMI 濾波器、電感或者共模電感，對于原理圖缺失上面任意器件順延布局；

3）開關電源是否遠離ADDA轉換器、模擬器件、敏感器件、時鐘器件；開關電源布局要緊湊，輸入輸出要分開；

4）一般對接口信號的保護器件的順序是：ESD(TVS管)、隔離變壓器、共模電感、電容、電阻，對于原理圖缺失上面任意器件順延布局；

5）電平變換芯片（如RS232）是否靠近連接器(如串口)放置, 易受ESD干擾的器件，如NMOS、CMOS器件等，是否已盡量遠離易受ESD干擾的區域（如單板的邊緣區域）。

6）模擬電路和數字電路要分開布局，可以保證單點接地；電源模塊盡量集中擺放，PLL或是LDO電源可靠近負載端減少線路電感。

7）晶體、晶振和時鐘分配器與相關的IC器件要盡量靠近；時鐘電路的濾波器(盡量采用“∏”型濾波)要靠近時鐘電路的電源輸入管腳；晶體、晶振和時鐘分配器的布局要注意遠離大功率的元器件、散熱器等發熱的器件，晶振盡量遠離板邊和接口器件。

8）電容務必要靠近電源管腳放置，而且容值越小的電容要越靠近電源管腳；EMI濾波器要靠近芯片電源的輸入口；原則上每個電源管腳一個0.1uF的小電容、一個集成電路一個或多個10uF儲能電容，可以根據具體情況進行增減；

9）對熱敏感的元件（含液態介質電容、晶振）盡量遠離大功率的元器件、散熱器等熱源。

PCB信號布線約束設計

結合上述章節的疊層阻抗設計和器件布局為基礎，我們已經為信號完整性創建了一個非常穩定的平臺，接下來就要考慮如何在信號布線方面來改善并提高EMC設計的效果。

隨著頻率的上升，信號跳變產生的電磁能量也在增加。如果回路電感很大，就會使得交流信號的感抗很大，信號不僅會在板內傳輸，同時還會輻射到空間中去。這時就要引入微帶線或者帶狀線，他們可以給信號提供一個低阻抗的傳輸路徑，電磁能量就被控制在了導體之間的介質中。主要原因是信號路徑與回流路徑靠得更近，這樣整個回路的電感就減小了。

由此可知，參考平面對傳輸線的單位長度有效電感的影響是很大的。

可以想象，在高頻條件下，如果信號擁有很好的回流路徑，那么它所感受到的回路電感就會很小，信號就會按照人們的意愿從發射端傳輸到接收端，如果信號感受到的回路電感很大就會產生輻射問題。

通常信號層要有完整的地平面來做為參考平面，保證回流路徑最短。

下面總結一些通用的能有效提高EMC效果的規則：

1）關鍵高速信號線，時鐘信號等敏感信號，走線避免跨越參考平面，就是我們通常所說的跨分割，參考平面的改變會對信號電平產生不可預知的跳變。

2）關鍵信號線走線避免“U”型或“O”型，這樣會形成自環路；除非特別需要延時匹配的信號，像DDR，Flash，SD等需要時鐘和數據延時匹配，其他的盡量避免人為的增加布線長度。

3）時鐘信號線盡量遠離板邊或是外置接口器件，布線距離越短越好，遠離開關電源等干擾器件。晶振下面避免其他容易受影響的信號布線，建議鋪地銅皮。

有些遠距離的時鐘信號，HDMI和USB等高速信號盡量內層布線，間距保證滿足3W原則，特殊功能的可以采取伴地線處理，同時每隔200mil左右增加地孔。

4）相同功能的總線要并行走、中間不要夾插其它信號；接收信號和發送信號分開布線，避免平行走線。

5）芯片內部的地管腳避免共用地孔，盡量每個管腳保證一個地孔，特別是DDR高速信號管腳的地，密集的區域可以適當增加地孔。

6）浪涌抑制器件（TVS管、壓敏電阻）對應的信號走線是否在表層短且粗（一般10mil以上）；不同接口之間的走線要清晰，不要互相交叉；接口線到所連接的保護和濾波器件要盡量短；接口線必須要經過保護或濾波器件再到信號接收芯片；接口器件的固定孔是否接到保護地，保護地和信號地之間通常保持80mil以上的安全間距；變壓器、光耦等前后的地是否分開；

連接到機殼上的定位孔、扳手等沒有直接接到信號地上。

7）電源平面針對地平面內縮，保證滿足20H原則（H為電源和地平面之間的介質厚度），如果電源數量不多，可以把電源平面也設置成地和電源的混合平面。

8）電源部分若有AC220V的，信號或是銅皮的安全間距要保持300mil以上；DC48V的安全間距要保持在80mil以上，DC12V需要30mil以上，這些安全間距的對象包括走線，銅皮，過孔，焊盤等所有相關因素。

9）時鐘或是其他容易產生EMI的信號，盡量避免采用插裝件的管腳或測試點，需要預留測試點的選擇表貼焊盤。換層過孔比較密集的區域建議增加濾波電容。DDR時鐘信號和DQS盡量內層布線，注意匹配電阻和端接電路的位置。

10）高頻電流環路面積S越大，EMI輻射越嚴重。減少輻射騷擾或提高射頻輻射抗干擾能力的最重要任務之一，就是想方設法減小高頻電流環路面積S。布線時就要減少非必要的繞線或縮短連線，減少高頻電流回路面積。

11）環路電流頻率f越高，引起的EMI輻射越嚴重，電磁輻射場強隨電流頻率f的平方成正比增大。減少輻射騷擾或提高射頻輻射抗干擾能力的最重要途徑之一，就是想方設法減小騷擾源高頻電流頻率f，即減小騷擾電磁波的頻率f。

PCB包地設計規則

談到EMC設計就不可避免的要提到“地”，在PCB設計中有很多不同的概念，如數字地、模擬地、信號地、機殼地、電源地、防雷地、共模地、安全地、參考地、大地、RF地、靜電地、防護地、單點地以及多點地等等。所有以電壓電平為工作特性的電氣設備都需要有參考，而這個參考絕大多數情況下是0V，最后大家約定俗成的把這個0V參考叫成了“地”。

對于一個3.3V的數字信號，這個3.3V電平就是相對于0V參考而言的。

對于一般的數字信號，用參考的說法其實也是更準確的，信號通過這個參考來達到回流的目的。關于回流，并不只有“地”才可以回流，實際上一切皆可回流，包括地、電源以及旁邊的信號。但是通常PCB設計中都會有一個完整的地平面來提供參考平面。
下面整理了一些關于PCB地設計的常用規則：

1）器件貼片層（Top）的相鄰層建議保證完整的地平面，為芯片提供短而有效的回流路徑，芯片的地管腳可以直接通過過孔連接到地平面，對后續EMC測試起到非常重要的作用。

2）電源平面的相鄰層也要有完整的地平面，降低電源對地阻抗，可以有效的抑制電源噪聲對其他信號的影響，提高EMC效果。

3）時鐘信號在空間允許的情況下，可以采用包地處理，地線上均勻地增加地孔，這樣可以有效抑制時鐘信號的平行輻射。特別是遠距離的布線，輸入和輸出端或是信號換層處都要增加地孔或是濾波電容。

4）ACDC和DCDC電源的輸入地和輸出地要盡量分開，避免輸入的噪聲耦合到板內的電源或地上面。對于48V和12V電源，要盡量增加地的銅皮面積，最好大于相應的電源面積。

5）電源平面在滿足過流的前提下，板卡周圍盡可能增加地平面，這們也可以抑制電源噪聲的平行輻射。

6）各個IO接口的外殼地盡量和板內的信號地通過電感或是磁珠隔離，模擬器件的地與數字地采用單點接地，相應的電源或地平面也要做分配。模擬信號與數字信號的布線保持足夠的安全距離。

7）高速信號板通常是多層板，都會有完整的地參考平面。信號線包地的主要目的是減少信號間的串擾。包地線是位于攻擊線和被攻擊線之間的隔離線，它可以有效的減少信號之間的電容，插入屏蔽地線后信號與地耦合，不在與鄰近線耦合，使線間串擾大大降低。

另外包地線不僅僅只是屏蔽了電場，信號線上的電流也在包地線上產生了方向相反的感應電流，包地線上的感應電流產生的磁力線進一步抵消了動態線在靜態線位置處所產生的雜散磁力線。如圖六：

圖六：高速信號線間的包地設計

8）針對兩層板的PCB設計，由于缺少完整的參考平面，重要信號的包地就非常重要。包地線的寬度要盡量寬，最好在信號寬度的兩倍以上。同時多打過孔，過孔間距小于信號線上信號波長1/5。一方面可以減小信號回路面積，另外防止信號線與其他信號線之間的串擾。

以上我們介紹了板級EMC設計需要注意的幾個主要方面，成熟的產品會在整個設計過程中充分考慮EMC的相關影響因素，通過不斷地改善來實現最終的產品化。

來源： 恩智浦MCU加油站
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理

審核編輯 黃宇