精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

TTL電平學(xué)習(xí)筆記

CHANBAEK ? 來源:菜鳥EE的筆記 ? 作者:菜鳥EE ? 2023-09-21 17:03 ? 次閱讀
  1. TTL電路基本原理

要實(shí)現(xiàn)輸出電平在0/1之間變換,需要三極管的數(shù)量最少只需要一個(gè),而TTL電路使用了4個(gè)三極管,用較多的器件去實(shí)現(xiàn)相同的功能,必定要有性能上的提升,否則這種電路設(shè)計(jì)就是一種浪費(fèi)。對(duì)于TTL電路而言,使用成倍的器件需要換來的性能包括以下幾點(diǎn):

a. 提高開關(guān)速率

b. 提高帶載能力

c. 提高抗干擾性

圖片

圖1

TTL電路如圖1所示,當(dāng)輸入A/B有一個(gè)為低電平時(shí)(假設(shè)為0V),T1管的基極被鉗位到0.7V,不足以使得T2、T4管導(dǎo)通,所以T2的集電極電位為高,T3導(dǎo)通,Vout輸出為高。當(dāng)A/B輸入都是高電平時(shí)(假設(shè)為3.6V),則T1的基極電壓為4.3V,該電壓可以使T2、T4飽和導(dǎo)通,從而T1的基極電位被鉗位在2.1V(三個(gè)PN結(jié)的壓降),T4導(dǎo)通后,T4的基極電位為0.7V,T2此時(shí)為飽和導(dǎo)通,導(dǎo)致T3的基極電位大概為1V左右,這個(gè)電壓不足以使得T3和二極管D同時(shí)導(dǎo)通,故Vout輸出為低電平。

在TTL電路中,使用推挽輸出目的是為了增強(qiáng)帶載能力;二極管D可以砸T4導(dǎo)通時(shí),防止T3導(dǎo)通導(dǎo)致T3、T4直通;T2的設(shè)置主要是為了給T3、T4提供驅(qū)動(dòng)。在Vout由低變高時(shí),T2的基極電荷在T1的作用下被迅速抽走,關(guān)斷比較快,T2關(guān)斷,T3即打通。但是T4的基極電荷只能通過R4放電,導(dǎo)致T4關(guān)斷得比較慢,如此以來,就有一小段T3、T4直通的時(shí)間,因此需要增加電阻R3限制短路電流

  1. 為什么T2、T4為飽和導(dǎo)通

首先看T4,T4導(dǎo)通時(shí),其基極電壓為0.7V,輸出端與后級(jí)電路匹配時(shí),Vout通過下一級(jí)的R1、T1的發(fā)射結(jié)上拉到VCC,這個(gè)集電極電阻足以使其飽和導(dǎo)通(不行就設(shè)置好R1的阻值)。T2是必須要飽和導(dǎo)通的,因?yàn)門2工作在放大區(qū)會(huì)使Vout的輸出具有不確定性(影響T3的基極電位),T2的飽和導(dǎo)通是由其基極電流保證的。如前述,T2導(dǎo)通時(shí),T1的發(fā)射結(jié)反偏,集電結(jié)正偏,三極管T1工作在倒置態(tài)。此時(shí)T2基極電流與T1基極電流相當(dāng),設(shè)置R1即可保證使2飽和。

  1. 如何理解三極管T1的倒置工作狀態(tài)

隨便翻開一本教材或者TTL的資料,都會(huì)寫三極管T1在輸入為高電平的時(shí)候,處于倒置放大的工作狀態(tài),這種感覺好像是電路設(shè)計(jì)者精心這么設(shè)計(jì)的,故意使用三極管的倒置放大來實(shí)現(xiàn)什么目的,但對(duì)為什么這么用又沒有下文。實(shí)際上,這只是對(duì)三極管工作狀態(tài)的一種客觀描述。我建議教材不要單獨(dú)把這個(gè)狀態(tài)單獨(dú)強(qiáng)調(diào)一下,沒有什么用還容易誤導(dǎo)人,除非把龔總原理給講清楚。得出以上結(jié)論的理由如下:

首先,三極管各個(gè)級(jí)之間是有寄生電容的,當(dāng)三極管由導(dǎo)通變?yōu)榻刂箷r(shí),先要把基極的電荷給放掉,這個(gè)放電過程需要時(shí)間,直接影響三極管的開關(guān)速度,這是前提。

采用TTL電路的解法時(shí),當(dāng)輸入為高電平時(shí),T1倒置放大,T2的飽和由R1保證;當(dāng)輸入由高變低時(shí),T1的基極被鉗位到0.7V,由于T2、T4關(guān)斷需要時(shí)間,T1的集電極電位仍保持在1.4V,因此,T1處于放大狀態(tài),可以迅速地抽取T2基極的電荷,使T2迅速關(guān)斷。如果換一種接法,讓T1的集電極作為輸入,如圖2所示:

圖片

圖2

當(dāng)T1的輸入為高時(shí),T1的基極電位為2.1V,集電結(jié)反偏,發(fā)射結(jié)正偏,該電流可以使得T2飽和導(dǎo)通。當(dāng)T1的輸入由高變低時(shí),T1的基極電位為0.7V,發(fā)射極電位為1.4V,T1處于倒置放大狀態(tài),此時(shí)T2的基極電流顯然要小于T1處于放大區(qū)的電流,因此T2需要更長(zhǎng)的時(shí)間關(guān)斷,影響了其開關(guān)速度。

通過以上說明可以發(fā)現(xiàn),T1是否工作在倒置放大無需額外說明,哪種接法能提供更快的開關(guān)速度才是關(guān)鍵。

  1. 電平門限計(jì)算

TTL電平門限也是沒有標(biāo)準(zhǔn)的,因廠家而異,但也需要滿足一定的范圍,以圖1電路為例,計(jì)算如下。

輸出高電平:

圖片

如果輸入電平由高逐漸降低時(shí),降到0.7V,T4會(huì)先關(guān)閉,T2仍然導(dǎo)通,此時(shí)假設(shè)R4的電壓為臨界值0.7V,則,T3的基極電壓為:

圖片

因此,有:

圖片

輸出低電平視飽和程度,取最大不超過0.4V。

輸入低電平:

輸入為低時(shí),輸出應(yīng)為高,前面已經(jīng)分析,要使輸出為高,臨界條件為T4剛關(guān)閉時(shí),此時(shí)輸入不應(yīng)超過1.4V。假如以不以T2導(dǎo)通為標(biāo)準(zhǔn),則輸入低電平最大不應(yīng)超過0.7V。

輸入高電平:

按前述分析,輸入高電平最低不應(yīng)低于1.4V。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 三極管
    +關(guān)注

    關(guān)注

    142

    文章

    3600

    瀏覽量

    121661
  • 二極管
    +關(guān)注

    關(guān)注

    147

    文章

    9575

    瀏覽量

    165923
  • TTL電路
    +關(guān)注

    關(guān)注

    2

    文章

    65

    瀏覽量

    15064
  • TTL電平
    +關(guān)注

    關(guān)注

    1

    文章

    99

    瀏覽量

    11984
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    ESP8266學(xué)習(xí)筆記相關(guān)資料下載

    ESP8266學(xué)習(xí)筆記(2020.12.12)文章目錄*ESP8266學(xué)習(xí)筆記(2020.12.12)*一、USB轉(zhuǎn)TTL模塊1.1.USB
    發(fā)表于 12-13 08:09

    TTL電平與CMOS電平的區(qū)別

    TTL電平與CMOS電平的區(qū)別 1,TTL電平:    輸出高電平>2.
    發(fā)表于 10-10 12:26 ?8551次閱讀

    TTL電平 CMOS電平推挽輸出

    TTL電平 CMOS電平推挽輸出 TTL——Transistor-Transistor Logic HTTL——High-speed TTL
    發(fā)表于 12-05 09:35 ?2990次閱讀

    TTL和CMOS電平基礎(chǔ)知識(shí)

    TTL和CMOS電平基礎(chǔ)知識(shí) TTL電平:   輸出高電平  >  2.4V  
    發(fā)表于 11-28 11:28 ?1332次閱讀

    TTL與CMOS電平轉(zhuǎn)換區(qū)別

    在電路設(shè)計(jì)時(shí),最容易忽視也最容易造成錯(cuò)誤的問題,詳細(xì)介紹TTL電平和CMO電平之間怎么轉(zhuǎn)換
    發(fā)表于 01-13 10:23 ?7次下載

    ECL電平、LVDS電平TTL電平_簡(jiǎn)單的比較

    ECL電平、LVDS電平TTL電平三者的簡(jiǎn)單比較,在應(yīng)用方面酌情選取
    發(fā)表于 08-29 16:05 ?71次下載

    詳解TTL和CMOS電平

    TTL電平最常用于有關(guān)電專業(yè),如:電路、數(shù)字電路、微機(jī)原理與接口技術(shù)、單片機(jī)等課程中都有所涉及。在數(shù)字電路中只有兩種電平(高和低)高電平+5V、低
    發(fā)表于 11-15 14:34 ?6次下載

    TTL電平與CMOS電平的區(qū)別,TTL & CMOS

    TTL電平與CMOS電平的區(qū)別,TTL & CMOS 關(guān)鍵字:TTL電平
    的頭像 發(fā)表于 09-20 18:26 ?8519次閱讀

    ttl電平是什么意思

    TTL電平信號(hào)規(guī)定,+5V等價(jià)于邏輯“1”,0V等價(jià)于邏輯“0”(采用二進(jìn)制來表示數(shù)據(jù)時(shí))。這樣的數(shù)據(jù)通信及電平規(guī)定方式,被稱做TTL(晶體管-晶體管邏輯
    的頭像 發(fā)表于 01-22 16:36 ?6.6w次閱讀
    <b class='flag-5'>ttl</b><b class='flag-5'>電平</b>是什么意思

    ttl電平與cmos電平的區(qū)別

     晶體管組成了TTL集成電路,TTL大多采用5V電路。用二進(jìn)制來進(jìn)行表示的話, 5V正好等于邏輯上的“1”, 0V等于邏輯上的“0”,因此, TTL電平在電路中得以被大星應(yīng)用。而在此領(lǐng)
    的頭像 發(fā)表于 08-19 14:20 ?3w次閱讀

    什么是TTL電平,什么是CMOS電平,他們的區(qū)別

    什么是TTL電平,什么是CMOS電平,他們的區(qū)別
    發(fā)表于 11-30 20:51 ?40次下載
    什么是<b class='flag-5'>TTL</b><b class='flag-5'>電平</b>,什么是CMOS<b class='flag-5'>電平</b>,他們的區(qū)別

    什么是TTL電平、CMOS電平?區(qū)別?

    什么是ttl電平 TTL電平信號(hào)被利用的最多是因?yàn)橥ǔ?shù)據(jù)表示采用二進(jìn)制規(guī)定,+5V等價(jià)于邏輯"1",0V等價(jià)于邏輯"0",這被稱做TTL(
    發(fā)表于 02-11 15:12 ?14次下載
    什么是<b class='flag-5'>TTL</b><b class='flag-5'>電平</b>、CMOS<b class='flag-5'>電平</b>?區(qū)別?

    TTL與CMOS電平的標(biāo)準(zhǔn)與區(qū)別

    TTL器件輸出低電平要小于0.8V,高電平要大于2.4V。輸入,低于1.2V就認(rèn)為是0,高于2.0就認(rèn)為是1。于是TTL電平的輸入低
    的頭像 發(fā)表于 08-22 10:10 ?1.2w次閱讀

    TTL電平與RS232電平的區(qū)別

    什么是TTL電平、CMOS電平、RS232電平?它們有什么區(qū)別呢?一般說來,CMOS電平TTL
    的頭像 發(fā)表于 02-07 14:58 ?5333次閱讀

    cmos電平ttl電平如何轉(zhuǎn)換 怎么判斷ttl電路高低電平

    CMOS和TTL是兩種不同的邏輯電平標(biāo)準(zhǔn)。CMOS(Complementary Metal-Oxide-Semiconductor)和TTL(Transistor-Transistor Logic
    的頭像 發(fā)表于 02-22 11:10 ?3290次閱讀