DDR3是2007年推出的，預(yù)計(jì)2022年DDR3的市場(chǎng)份額將降至8%或以下。但原理都是一樣的，DDR3的讀寫(xiě)分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫(xiě)分離的方法。

最開(kāi)始的DDR，芯片采用的是TSOP封裝，管腳露在芯片兩側(cè)的，測(cè)試起來(lái)相當(dāng)方便；但是，DDRII和III就不一樣了，它采用的是BGA封裝，所有焊點(diǎn)是藏在芯片的底部的，測(cè)試起來(lái)非常不便，一般需要提前預(yù)留測(cè)試點(diǎn)。

在DDR讀寫(xiě)burst分析之前，首先得把read burst和write burst分離出來(lái)，讀寫(xiě)雙向的數(shù)據(jù)全部都擱在DQS和DQ上。那么，DDR的手冊(cè)中，留下了哪些線索供我們進(jìn)行讀寫(xiě)的分離呢？

要實(shí)現(xiàn)DDR的快速的便捷的分離，在讀寫(xiě)分離之前，我們必須得知道DDR讀寫(xiě)信號(hào)之間的特征差異。首先，看看SPEC里面的定義：

方法一：preamble的差異

在每次的burst之前，DQS會(huì)從高阻態(tài)切換到一段負(fù)脈沖，然后才開(kāi)始正常的讀寫(xiě)。這段負(fù)脈沖，我們叫做preamble（preamble實(shí)際上是在讀寫(xiě)前，DQS提前通知DRAM芯片或者是controller的信號(hào)）。一般說(shuō)來(lái)，讀數(shù)據(jù)DQS的preamble寬度要大于寫(xiě)數(shù)據(jù)。對(duì)于DDR3,情況就更簡(jiǎn)單了。因?yàn)樵贒DR3中，讀數(shù)據(jù)的preamble是負(fù)脈沖，寫(xiě)數(shù)據(jù)的preamble是正脈沖。

方法二：幅度上的差異

一般在DRAM端進(jìn)行測(cè)試，寫(xiě)數(shù)據(jù)從memory controller出來(lái)，經(jīng)過(guò)了主板PCB板，內(nèi)存插槽和內(nèi)存條PCB板，到達(dá)DRAM顆粒的時(shí)候，信號(hào)已經(jīng)被衰減了，而讀數(shù)據(jù)剛剛從DRAM出來(lái)，還沒(méi)有經(jīng)過(guò)任何的衰減，因此讀數(shù)據(jù)的幅度要大于寫(xiě)數(shù)據(jù)。

方法三：對(duì)齊方式

寫(xiě)數(shù)據(jù)是DQS和DQ centre-align(中間對(duì)齊), 讀數(shù)據(jù)DQS和DQ是edge align(邊沿對(duì)齊)，memory controller在接收到內(nèi)存的讀數(shù)據(jù)時(shí)，在controller內(nèi)部把DQS和DQ的相位錯(cuò)開(kāi)90度，實(shí)現(xiàn)中間對(duì)齊來(lái)采樣（這個(gè)過(guò)程示波器就看不到咯）；

方法四：斜率的差異:

讀數(shù)據(jù)的斜率大于寫(xiě)數(shù)據(jù)。一般在DRAM端進(jìn)行測(cè)試，寫(xiě)數(shù)據(jù)從memory controller出來(lái)，經(jīng)過(guò)了主板PCB板，內(nèi)存插槽和內(nèi)存條PCB板，到達(dá)DRAM顆粒的時(shí)候，信號(hào)已經(jīng)被衰減了，所以，斜率也小一些；而讀數(shù)據(jù)剛剛從DRAM出來(lái)，還沒(méi)有經(jīng)過(guò)任何的衰減，因此讀數(shù)據(jù)的斜率要大于寫(xiě)數(shù)據(jù)。也可以從下圖得到區(qū)分。

Read

Write

總結(jié)：

在計(jì)算機(jī)內(nèi)存系統(tǒng)中，DDR3（Double Data Rate 3）是一種內(nèi)存類(lèi)型，具有讀寫(xiě)分離（Read-Write Separation）的特性。這種特性可以在一定程度上提高內(nèi)存的性能和效率。

DDR3的讀寫(xiě)分離是DDR內(nèi)存的一項(xiàng)基本功能，它是通過(guò)DQ和DQS信號(hào)來(lái)區(qū)分讀操作和寫(xiě)操作的。

讀寫(xiě)分離原理：

讀寫(xiě)分離是指DDR3內(nèi)存模塊在執(zhí)行讀取和寫(xiě)入操作時(shí)使用不同的內(nèi)部電路和通道。這使得內(nèi)存可以同時(shí)進(jìn)行讀取和寫(xiě)入操作，而不需要等待一個(gè)操作完成后再執(zhí)行另一個(gè)操作。這樣可以顯著提高內(nèi)存的數(shù)據(jù)傳輸速度和效率，從而加快整個(gè)系統(tǒng)的響應(yīng)速度。

在DDR3內(nèi)存中，DQ信號(hào)用于傳輸數(shù)據(jù)，而DQS信號(hào)用于傳輸數(shù)據(jù)讀取和寫(xiě)入的時(shí)鐘信號(hào)。在讀操作時(shí)，DQS信號(hào)會(huì)與DQ信號(hào)的邊沿對(duì)齊，而在寫(xiě)操作時(shí)，DQS信號(hào)會(huì)在DQ信號(hào)的中央對(duì)齊。這種不同的對(duì)齊方式使得DDR3內(nèi)存可以區(qū)分讀操作和寫(xiě)操作。

內(nèi)部通道分離：

DDR3內(nèi)存模塊內(nèi)部通常分為讀取通道和寫(xiě)入通道。這兩個(gè)通道可以并行工作，分別處理讀取和寫(xiě)入操作。通過(guò)這種分離，讀取和寫(xiě)入操作可以同時(shí)進(jìn)行，減少了等待時(shí)間。

命令隊(duì)列：

DDR3內(nèi)存模塊通常具有命令隊(duì)列（Command Queue）的功能。命令隊(duì)列可以在內(nèi)存控制器和內(nèi)存模塊之間緩存一系列的讀取和寫(xiě)入命令。這有助于提高內(nèi)存的效率，因?yàn)閮?nèi)存控制器可以將命令連續(xù)發(fā)送到內(nèi)存模塊，而無(wú)需等待每個(gè)命令的完成。

并行性提高性能：

讀寫(xiě)分離以及命令隊(duì)列的特性使DDR3內(nèi)存模塊能夠在一定程度上實(shí)現(xiàn)并行性，從而提高了內(nèi)存的性能。它可以在處理大量數(shù)據(jù)時(shí)更加高效，同時(shí)也有助于降低內(nèi)存延遲。

利用DDR3內(nèi)存中讀數(shù)據(jù)和寫(xiě)數(shù)據(jù)之間信號(hào)特征的差異：在每次的burst開(kāi)始時(shí)，DQS會(huì)從高阻態(tài)切換到一段負(fù)脈沖，然后才開(kāi)始正常的讀寫(xiě)。這段負(fù)脈沖叫做preamble（preamble實(shí)際上是在讀寫(xiě)前，DQS提前通知DRAM芯片或者是controller的信號(hào)）。一般說(shuō)來(lái)，讀數(shù)據(jù)DQS的preamble寬度要大于寫(xiě)數(shù)據(jù)。對(duì)于DDR3，情況就更簡(jiǎn)單了。因?yàn)樵贒DR3中，讀數(shù)據(jù)的preamble是負(fù)脈沖，寫(xiě)數(shù)據(jù)的preamble是正脈沖。

幅度上的差異：一般在DRAM端進(jìn)行測(cè)試，寫(xiě)數(shù)據(jù)從memory controller出來(lái)，經(jīng)過(guò)了主板PCB板，內(nèi)存插槽和內(nèi)存條PCB板，到達(dá)DRAM顆粒的時(shí)候，信號(hào)已經(jīng)被衰減了，而讀數(shù)據(jù)剛剛從DRAM出來(lái)，還沒(méi)有經(jīng)過(guò)任何的衰減，因此讀數(shù)據(jù)的幅度要大于寫(xiě)數(shù)據(jù)。

請(qǐng)注意，對(duì)于DDR3內(nèi)存的讀寫(xiě)分離具體實(shí)現(xiàn)可能會(huì)因不同的硬件設(shè)備和系統(tǒng)環(huán)境而有所不同。如果您需要更詳細(xì)或最新的信息，建議咨詢相關(guān)的硬件工程師或參考最新的技術(shù)文檔。