精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在CCS6.2中調試SRF數字鎖相環?

冬至子 ? 來源:DSPFRESHMAN ? 作者:Xiaobai ? 2023-10-29 16:44 ? 次閱讀

一、找到TI的例程(controlsuite

我使用的是HVACI_sensorless_2833x的例程,它是使用IQ格式寫的,其實controlsuite里面大多數的例程都是用這個格式來做的,因為它有兩個優勢,首先運行速度快,使用于定點芯片,另一個是可移植性強。

但是我使用的是28335的板子,它是一款浮點計算為主的板子,我忽略了它的主要優勢,一直在跟IQ格式的使用較勁,雖然28335也支持定點格式,但是真正使用起來,卻遠遠不像浮點型那么方便,IQ格式需要你去估計參與計算的變量的數值大小,保證不會溢出,使用這個格式會多花費你一般的時間;我原本只是用來產生SVPWM波形,這個理論看了好幾遍,還是不太懂得,但要復述原理也能說得差不多,從這個例程里面,直接利用build1進行調節,就可以調出來馬鞍波。參考文件可以看這個例程里面的doc文件,這樣就可以解決第一步問題;

二、加鎖相環SRF-SPLL

首先給出一張結構圖,我的想法大概是這樣的,實際操作之后證明是可行的;

圖片

由三相電壓進入,經過變換,然后把Vq值給到數字鎖相環,鎖相環產生sin/cos數值,給到ipark的輸入angle,然后經過SVGEN產生占空比,得到馬鞍波,紅色部分是用例程中程序直接調試的到的,黑色部分是我這一個月調試的過程,其中大部分時間都用來研究IQ格式了,現在還有好多不是太明白的地方,當然如果你也有遇到,可以跟我及時交流;這里面注意兩種格式變換的地方是在angle那里,由浮點變為定點,然后使用graph功能(初學的話這里也是一個會花費功夫的地方)來進行觀測;

三、注意的問題以及解決方法

我使用的SRF-SPLL是從TI論壇里面找到的參考程序

還有一個就是Graph功能的設置,下面給出一個基于本例程的正確的設置方法,如下圖所示:

圖片

當然,這只是幫助你少去走一些彎路,實際調試可能還會遇到很多問題;

還有一定,就是SPLL調用的文件,在初始化的時候,1/ISRfrequency是指的工程的采樣周期,不要真的把后面的值代入就完了。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 鎖相環
    +關注

    關注

    35

    文章

    574

    瀏覽量

    87462
  • 數字鎖相環
    +關注

    關注

    3

    文章

    30

    瀏覽量

    13390
  • SVPWM
    +關注

    關注

    14

    文章

    611

    瀏覽量

    90414
  • 三相電壓
    +關注

    關注

    0

    文章

    100

    瀏覽量

    14287
  • SPLL
    +關注

    關注

    0

    文章

    3

    瀏覽量

    9173
收藏 人收藏

    評論

    相關推薦

    什么是鎖相環 鎖相環的組成 鎖相環選型原則有哪些呢?

    大家都知道鎖相環很重要,它是基石,鎖相環決定了收發系統的基礎指標,那么如此重要的鎖相環選型原則有哪些呢?
    的頭像 發表于 08-01 09:37 ?4799次閱讀
    什么是<b class='flag-5'>鎖相環</b> <b class='flag-5'>鎖相環</b>的組成 <b class='flag-5'>鎖相環</b>選型原則有哪些呢?

    數字鎖相環設計步驟

    堆疊著鑒相、同相積分、相積分、濾波等專用名詞。這些概念距離硬件設計實現數字鎖相環較遠。Div20PLL Port(clock : in std_logic; --80M local clkflow
    發表于 01-12 15:29

    CCS6.2

    我在CCS6.2創建的工程,為什么工程沒有src文件夾?
    發表于 12-29 09:48

    CCS6.2 Graph圖像功能顯示的數值相差很多的原因?

    我在使用CCS6.2 時,想要通過Graph 觀察鎖相環輸出的三角波形,但是graph里觀察的波形和expression里顯示的數值相差很多,很不一致,請問這是什么問題呢?Graph 設置如下:expression顯示結果如下:Graph 顯示波形如下:
    發表于 07-20 16:15

    數字鎖相環的設計

    智能全數字鎖相環的設計 摘要: 在FPGA片內實現全數字
    發表于 08-14 22:12 ?56次下載

    智能全數字鎖相環的設計

    智能全數字鎖相環的設計:在FPGA片內實現全數字鎖相環用途極廣。本文在集成數字鎖相環74297的
    發表于 06-25 23:32 ?72次下載

    基于FPGA的全數字鎖相環設計

    基于FPGA的全數字鎖相環設計:
    發表于 06-26 17:30 ?141次下載
    基于FPGA的全<b class='flag-5'>數字</b><b class='flag-5'>鎖相環</b>設計

    實驗 數字鎖相環與位同步

    實驗五? 數字鎖相環與位同步 一、?實驗目的 ??? 1. 掌握數字鎖相環工作原理以及觸發式數字
    發表于 04-01 09:27 ?5480次閱讀
    實驗 <b class='flag-5'>數字</b><b class='flag-5'>鎖相環</b>與位同步

    智能全數字鎖相環的設計

    摘要: 在FPGA片內實現全數字鎖相環用途極廣。本文在集成數字鎖相環74297的基礎上進行改進,設計了鎖相狀態檢測電路,配合CPU對環路濾波
    發表于 06-20 12:39 ?1496次閱讀
    智能全<b class='flag-5'>數字</b><b class='flag-5'>鎖相環</b>的設計

    數字鎖相環(DPLL),數字鎖相環(DPLL)是什么?

    數字鎖相環(DPLL),數字鎖相環(DPLL)是什么? 背景知識: 隨著數字電路技術的發展,數字
    發表于 03-23 15:06 ?5656次閱讀

    鎖相環

    鎖相環英文為PLL,即PLL鎖相環。可以分為模擬鎖相環數字鎖相環。兩種分類的鎖相環原理有較大區
    發表于 10-26 12:40
    <b class='flag-5'>鎖相環</b>

    如何設計并調試鎖相環(PLL)電路

    如何設計并調試鎖相環(PLL)電路 pdf
    發表于 01-07 16:20 ?0次下載

    詳解FPGA數字鎖相環平臺

    一、設計目標 基于鎖相環的理論,以載波恢復為依托搭建數字鎖相環平臺,并在FPGA實現鎖相環
    發表于 10-16 11:36 ?18次下載
    詳解FPGA<b class='flag-5'>數字</b><b class='flag-5'>鎖相環</b>平臺

    CCS6.2的詳細使用方法說明

    本文介紹了如何安裝 CCS6.2、一步一步的建立工程、以及建立工程以后編譯、調試、如何方便快捷有效率的使用 CCS6.2。一、 簡介本篇介紹 CCS6.2 的安裝與使用操作二、 搭建平
    發表于 05-27 08:00 ?11次下載
    <b class='flag-5'>CCS6.2</b>的詳細使用方法說明

    模擬鎖相環數字鎖相環區別

    模擬鎖相環數字鎖相環的主要區別在于它們的控制方式不同。模擬鎖相環是通過模擬電路來控制頻率和相位,而數字
    發表于 02-15 13:47 ?4478次閱讀