如果模擬IC工程師你經(jīng)常用.18um以上的工藝，那么你很可能從來沒有關(guān)注過WPE以及LOD（Length Of Diffusion）效應(yīng)。到了.18um以下的工藝，就要關(guān)注這些物理效應(yīng)了，因為這些物理效應(yīng)已經(jīng)對電路造成了不可忽視的影響。

WPE（Well Proximity Effect）就是阱臨近效應(yīng)，是指在阱doping的過程中，阱邊緣由于散射doping濃度比其他地方要高一些，這樣臨近阱邊緣的器件特性就與遠離阱邊緣的器件特性不一致，主要體現(xiàn)在閾值電壓、遷移率和體效應(yīng)上。

WPE的概念就是這么簡單，那么主要體現(xiàn)在什么參數(shù)上？

bsim模型中的介紹是以下這樣的三個公式。Vth0、Ueff和K2分別是閾值電壓、體效應(yīng)和電遷移率影響因子,我們關(guān)注最多的就是閾值電壓的影響，如果你的電路對閾值電壓很敏感，那么就要特意關(guān)注一下WPE參數(shù)了。

可以看出，主要是由三個參數(shù)SCA、SCB和SCC影響，在bsim模型中，這三個參數(shù)定義如下：

有人說，這個定義很晦澀，沒關(guān)系，不用管，你就知道這三個參數(shù)越大，WPE效應(yīng)越大，對閾值電壓等的影響越大就可以了，其實SCA，SCB和SCC通俗的講，是器件各個邊緣到well距離的積分。

那么在實際cadence中，該如何考量？

在我們做前仿真的時候，一般不會特別注意WPE效應(yīng)的參數(shù)，在每個MOS的properties界面中，WPE參數(shù)是默認隱藏的，如果你點擊display，它會默認選擇了no wpe effect，就是在前仿真不考慮WPE效應(yīng)，可以看到，SCA、SCB和SCC這個數(shù)值，在no wpe effect這個數(shù)值是很小的，幾乎不會對閾值電壓等參數(shù)造成影響。

那么，在畫完版圖進行后仿真的時候，我們知道，我們一般會先做norc的抽取，norc抽取不抽取版圖中的寄生電阻和電容，但是會考慮WPE以及LOD這些物理效應(yīng)。當(dāng)我們norc做完得到后抽的網(wǎng)表后，我們第一步應(yīng)該去看你的電路的dc電對不對，對于前仿真來說有沒有很大偏移，關(guān)鍵電壓或者電流節(jié)點是一定要看的，如果你做了一個基準電路，你不能只看你的基準輸出電壓，你內(nèi)部的關(guān)鍵節(jié)點的電流或者電壓節(jié)點都是要看一下的，因為有時候，輸出是對的，但其實內(nèi)部有節(jié)點是不正常的。

版圖如果畫的完美，那么后仿真的WPE參數(shù)和前仿真幾乎是一樣的，差距很小。如果畫的不好，WPE參數(shù)就會變大。但實際上，版圖做到完美有些難，我們就是盡量減小WPE效應(yīng)。

下面是一個前后仿真的WPE參數(shù)對比，做到了前后仿真完全相等，是不是很驚訝。

那么，如何做到以上結(jié)果呢？在siliconvlsi中給出了以下3個方法，但是實用的我只知道第二種很實用，其他兩種待驗證。但是第二個方法有個弊端，就是會增大版圖面積，因為阱需要一個大的阱，所以如果對閾值電壓、體效應(yīng)等這些要求不高，可以適當(dāng)增大阱的面積，不要增大的太大，在面積和精度上取個折中。

第二種方法，將器件遠離阱，可以減小WPE，即將well面積畫大一些，將器件的上下左右四個方向到well的距離盡量大，一般都會有一個最小距離要求，大部分是2um以上，不滿足2um也不會報DRC錯誤，所以在DRC和LVS驗證的時候是查不到WPE效應(yīng)的。

如果滿足了2um，一般都可以將WPE降到很小，**如果滿足了2um還不能和前仿真相等，那就是你用的工藝還有一些其他的規(guī)則要求，但這時候WPE肯定是在可以接受的范圍了。

如下圖，在畫版圖的時候，將器件4個方向到well的距離SC1~SC4都取大，這時候WPE效應(yīng)就很小了。

因為WPE的三個參數(shù)SCA、SCB和SCC，都是SC1~SC4的積分，如下公式，這時候回到以上bsim模型中關(guān)于SCA、SCB和SCC的表格的定義，就很清楚了，其中fA(s)、fB(s)、fC(s)是經(jīng)驗常數(shù)。