一、M-LVDS概述

1） M-LVDS:英文全稱Multipoint-Low-Voltage DifferentialSignaling，中文全稱：多點低電壓差分信號，其主要目的是將點對點的LVDS延申用于解決多點應用問題，因此其除了LVDS的相關低功耗、差分、抗干擾等特點外，其驅動器輸出的強度更高，共模范圍更廣。

2） M-LVDS可認為僅定義“物理層”標準，其僅定義了相關的電氣特性，因此也可被其他協議標準借用為其物理層接口。

3） M-LVDS相關規范標準：TIA/EIA-899 規范。

4） 使用場景：基于LVDS的多點應用，比LVDS更強的噪聲容忍，比TIA/EIA-485(RS485)或控制器局域網CAN更低的功耗、更高速的傳輸。

二、拓撲結構

1） 點對點（point-to-point） 拓撲特征如下圖所示：

1 *LVDS驅動器、

1 *LVDS接收器、

1*LVDS差分傳輸介質、

1 *端接匹配電阻（ 放置接收器端 ）、

單向通信@1組傳輸介質 ；

適用于TIA/EIA-644 (LVDS)。

2） 多分支（multidrop） 拓撲特征如下圖所示：

1 *LVDS驅動器、

N *LVDS接收器、

1*LVDS差分傳輸介質、

1 *端接匹配電阻（ 放置在接收器最遠端 ）、

單向通信@1組傳輸介質 ；

適用于TIA/EIA-644-A (LVDS, REV A)，基本上與LVDS類似（因為接收器有多個，特別規定了接收器的輸入端口漏電流大小，免得多個互連時漏電流太大），不特別說明了，有時候這個也簡稱為MLVDS。

3） 多點（multipoint）半雙工拓撲特征如下圖所示：

N *LVDS驅動器、

N *LVDS接收器、

1*LVDS差分傳輸介質（半雙工總線中使用1對2根傳輸介質）、

2 *端接匹配電阻（ 放置在一對傳輸線兩端 ）、

半雙工雙向通信@1對傳輸介質 ；

適用于M-LVDS (TIA/EIA-899)半雙工。

4） 多點（multipoint）全雙工拓撲特征如下圖所示：

N *LVDS驅動器、

N *LVDS接收器、

2 *LVDS差分傳輸介質（全雙工總線中使用2對四根傳輸線）、

2*2端接匹配電阻（ 2@1對傳輸介質兩端，2對傳輸介質 ）、

全雙工雙向通信@2對傳輸介質 ；

適用于M-LVDS (TIA/EIA-899)全雙工。

三、工作原理

M-LVDS的工作原理是基于LVDS的工作原理，原理類似，只是參數上有區別(其中恒流源可以認為大約11.3mA，2個100Ω端接電阻等效值為50Ω，則差分輸出電壓差為11.3 mA 50Ω=565mV，對應的LVDS則為3.5mA100Ω=350mV)，下面是LVDS的工作原理。

如上圖可知，LVDS驅動端有個3.5mA的恒流源驅動，同時由4個MOS管形成了全橋開關電路，通過4個MOS管的開關，控制3.5mA恒流源輸出的電流方向；而接收器端在同相和反相之間并聯了一個100Ω端接電阻，通過端接電阻可產生3.5mA*100Ω=0.35V的電壓壓降，該壓降經過接收端電平判斷可形成高低電平。

依據上圖的電路結構，可知LVDS是一個電流驅動型接口，需要依賴外部電阻產生電壓， 如果單獨測量驅動端（端口懸空）是無法測量到電壓信號的 ，這與我們常規的CMOS電壓驅動型信號還是有所區別的。

具體高電平產生示意如下圖藍色箭頭所示，當Q1和Q3導通，Q2和Q4截止，恒流源3.5mA電流分別經過Q1、100歐端接電阻、Q3，最后經過偏置電阻到GND，接收端輸入阻抗較大，則3.5mA基本全部經過100歐電阻，形成了350mV的正向電壓差，即認為輸出為“H”。

具體低電平產生示意如下圖橙色箭頭所示，當Q2和Q4導通，Q1和Q3截止，恒流源3.5mA電流分別經過Q4、100歐端接電阻、Q2，最后經過偏置電阻到GND，一般接收端輸入阻抗較大，則3.5mA基本全部經過100歐電阻，形成了350mV的負向電壓差，即認為輸出為“L”。

四、電氣特性

1）輸出特性（對發送端來說）

如上圖所示，對M-LVDS而言，正端輸出信號VOUT+:邏輯1為高電平，邏輯0為低電平，負端輸出信號VOUT-:邏輯1為低電平，邏輯0為高電平。

這里面有兩個概念，一個是差模電壓，一個是共模電壓，其中：

M-LVDS差模電壓=“VOUT+”與“VOUT-”之間的電壓差，可為正，也可為負，通常以|VOD|表示；VOD按照上文的原理分析，M-LVDS一般電壓差為565mV,但是在實際過程中有個范圍（如下圖），一般在480mV~650mV之間。

M-LVDS共模電壓=“VOUT+”與“VOUT-”的中心電壓，通常以VOC表示，共模電壓在實際不同的芯片中也有不同,通常情況下對于2.5V/3.3V/5V供電的設備，其VOC一般為1.2V，但是對于1.8V供電的設備，其VOC一般可能為0.9V。

2）輸入特性（對接收端來說）

對于接收端來說，也有同樣的共模電壓VIC和差分電壓VID概念，接受端針對這兩個特性分別有要求，其中：

M-LVDS差分電壓會有個判決門限（如下圖所示），正VID >= +50 mV對應于邏輯1，負VID <= ?50 mV則對應于邏輯0，這種±50mV判決門限的M-LVDS為TYPE1類型M-LVDS。

需要特別說明的是，如果差分電壓在兩個閾值之間，則M-LVDS接收器輸出為未定義態，可能為高電平或低電平，比如說M-LVDS接收器件輸入端短路或者開路時。為了編碼這種情況，定義了TYPE2 型M-LVDS接收器，被稱為fail-safe，具體原理參照前面的這篇文章。

需要重點說的是,由前面的介紹可以知道，M-LVDS信號為電流驅動型，通常采用直流耦合的方式進行， 因此M-LVDS的發送端和接收端是需要進行共地處理的，這塊尤其注意，只不過對于共地的要求不是特別高，允許兩端有一定的地電勢差 ，通常允許兩端的地電勢差在±1V之間。

3）傳輸線

M-LVDS傳輸線可以為導線，也可以為PCB走線，因為其驅動電流較LVDS更大，因此其走線長度較LVDS更長，可達20m以上，其傳輸速率能夠達到400Mbps這樣的速率，當然傳輸速率與傳輸距離是成反比的，當傳輸線長度20m時，速率最大200Mbps左右，準確的距離還受傳輸介質、阻抗匹配等影響，需要通過仿真去評估。

五、應用說明

1） 應用場景：多點半雙工/全雙工傳輸、低功耗，M-LVDS速率最高可＞400Mbps，傳輸距離最長可達到20m左右，但需要關注速率、傳輸介質與傳輸距離的關系等；

2） 原理圖設計時，需要關注每對傳輸介質兩端均并聯端接100歐電阻，同時關注M-LVDS相關設備的共地情況，必須確保各設備的共地電勢差小于1V；

3） PCB設計時，主要關注差分信號的等長、阻抗匹配，以及端接電阻兩端放置，其他收發器盡量距離主傳輸線較近。

六、LVDS與M-LVDS對比說明