電路分析

《A 14 Bit 1 GSs RF Sampling Pipelined ADC With Background Calibration》所述的開關電容比較器結構關注幾個點：

1.Flash通路的上極板采樣開關為 Latch放開輸出復位，Latch立即進行正反饋放大，加快了比較器的速度，給MDAC建立留更多時間。

2.輸入到Latch的輸入有兩級衰減，即開關電容處有的衰減和pre-amp的增益小于1，前者利用開關電容電路實現電壓相減功能而無法避免，后者目的減小返回到輸入端的kick-back噪聲。衰減特性使得Latch級的noise和offset被放大。

3.Latch級Cc電容存在有兩個好處：輸入AC耦合，再生相位輸入管gm=gmn+gmp，增加帶寬，減小延時時間；復位相位，避免由于復位開關關斷引入的時鐘饋通通過NMOS寄生電容耦合而使輸入電壓幅度下降過多，使NMOS偏離正確工作狀態。

仿真分析

仿真顯示比較器輸入越小，延時越大。此外看到，輸入比較大時，復位相位Latch的輸出不會相等。

小輸入情況下，仿真延時接近 2tD ；大輸入情況下，仿真延時呈現線性特性意味著Latch級進入了大信號工作區間。