精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA從spi flash啟動配置數據時的地址問題

OpenFPGA ? 來源: 瓜大三哥 ? 2023-11-29 09:20 ? 次閱讀

FPGA上電(Master)

fpga 上電時,默認是從 flash 的 0x00 地址開始讀數據。如 UG470 文檔 page144 描述

6cfa7f00-8e4f-11ee-939d-92fbcf53809c.png

fpga 會從 0 開始讀,地址不斷自增,直到讀取到有效的同步字 sync word(0xAA995566),才認為接下來的內容是一個有效的 bin 文件內容的開始。讀到有效 sync word 后不會再繼續讀搜尋其他的 bin 文件。如 UG470 文檔 page81 描述:

6d146406-8e4f-11ee-939d-92fbcf53809c.png

幾種情況

只有一個 bit 文件,使用如下命令將該 bit 文件寫出轉換為 mcs 文件,并燒入 spi flash 中。

write_cfgmem-formatmcs-interfacespix4-size8-loadbit{up
0x400000./soc_top.bit}-filesoc_top_0x400000.mcs-force

該 bit 文件在 flash 中存放的起始地址是 0x400000 ,上電 fpga 能正常啟動,因為前部分的地址 0x000000-0x400000 之間都是無效數據, fpga 從 0x000000 地址開始讀,沒有有效的 sync word ,讀地址不斷增加,直到 0x400000 地址才會讀到同步字,然后就能正常的從 0x400000 開始配置。

有兩個 bit 文件,使用該命令轉換為一個 mcs 文件

write_cfgmem-formatmcs-interfacespix4-size8-loadbit{up0x000000./design1.bit
up0x400000./design2.bit}-filemixed.mcs-force

第一個 bit 文件放在 0x000000 地址,第二個放在 0x400000 地址,燒寫 flash ,上電后 fpga 從 deign1.bit
啟動,因為第一個 bit 在前面, fpga 上電后從 0x000000 地址開始讀,會先讀到 deign1.bit ,然后成功地從deign1.bit 初始化。

若把 mcs 文件中關于 deign1.bit 的 FDRI data 的內容手動改為其他值,使得配置的時候會出現 CRC 校驗錯誤, deign2.bit 相關的內容不變,燒寫進flash,上電, FPGA 無法正常配置數據,既不會從deign1.bit啟動,也不能從deign2.bit 啟動,這是因為第一個bit在前面, fpga 上電后從 0x000000 地址開始讀,會先讀到 deign1.bit ,然后從 deign1.bit 開始初始化,但是會發生CRC錯誤,然后又fallback 回 0 地址讀,依然是讀到 design1.bit 的數據,還是 CRC 錯誤,最后發生配置失敗。

若只把 mcs 文件中關于 deign1.bit 的 sync word 的內容手動改為其他值,比如 0xAA997866 ,deign2.bit 相關的內容不變,燒寫進 flash 上電, FPGA 成功從 deign2.bit 啟動。這是因為第一個 bit 在前面, fpga 上電后從0x000000 地址開始讀,讀到 deign1.bit 的 sync word 為 0xAA997866 時,發現不是有效的 sync word ,不會判斷接下來的內容是屬于一個有效的配置文件,于是繼續自增地址往上讀,直到讀到 0x400000 地址后面,成功讀到 design2.bit 的 sync word ,發現有效,然后從 deign2.bit 開始初始化。這樣就跳過了前面 deign1.bit 的內容。

bitstream 約束

對bit流進行壓縮

set_propertyBITSTREAM.GENERAL.COMPRESSTRUE[current_design]

打開看門狗功能

set_propertyBITSTREAM.CONFIG.CONFIGFALLBACKENABLE[current_design]

如果加載 Update_Image 配置文件失敗后,沒有返回加載 Golden_Image ,則會根據指定的時間啟動看門狗,強制返回加載 Golden_Image 。

生成 bit 文件的頭部添加 IPROG 命令和設置 WBSTAR 的命令

set_propertyBITSTREAM.CONFIG.NEXT_CONFIG_ADDR0x0400000[current_design]

配置時執行到 IPROG 命令后,會直接跳轉到指定的地址中繼續執行配置。可用于 Golden_Image 中設置為跳轉到 Update_Image 啟動。其實加不加這個約束,生成的bit流中的頭部,都會有 IPROG 和設置 WBSTAR 的相關命令的占位空間,只是不加該約束時, IPROG 的位置會由 000000 替代, NOP 指令,只是空的占位符;而寫 WBSTAR 寄存器的指令依然存在,但是寫 WBSTAR 的值卻是 0 。

審核編輯:湯梓紅
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1626

    文章

    21665

    瀏覽量

    601803
  • FlaSh
    +關注

    關注

    10

    文章

    1621

    瀏覽量

    147745
  • Xilinx
    +關注

    關注

    71

    文章

    2163

    瀏覽量

    121000
  • 文件
    +關注

    關注

    1

    文章

    561

    瀏覽量

    24695
  • 命令
    +關注

    關注

    5

    文章

    678

    瀏覽量

    21984

原文標題:Xilinx FPGA 從spi flash啟動配置數據時的地址問題

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    基于SPI FLASHFPGA多重配置

    通過FPGA的多重配置可以有效地精簡控制結構的設計,同時可以用邏輯資源較少的FPGA器件實現需要很大資源才能實現的程序。以Virtex5系列開發板和配置存儲器
    發表于 01-24 14:17 ?1.5w次閱讀
    基于<b class='flag-5'>SPI</b> <b class='flag-5'>FLASH</b>的<b class='flag-5'>FPGA</b>多重<b class='flag-5'>配置</b>

    解析FPGASPI Flash啟動配置數據時的地址問題

    fpga 上電時,默認是 flash 的 0x00 地址開始讀數據
    發表于 07-15 09:03 ?3794次閱讀
    解析<b class='flag-5'>FPGA</b><b class='flag-5'>從</b><b class='flag-5'>SPI</b> <b class='flag-5'>Flash</b><b class='flag-5'>啟動</b><b class='flag-5'>配置</b><b class='flag-5'>數據</b>時的<b class='flag-5'>地址</b>問題

    怎樣SPI FLASH加載FPGA程序

    二進制碼通過I2C存儲到FPGA中?2.通過SPI總線SPI FLASH中讀取程序后,FPGA
    發表于 04-29 14:46

    FX3SPI啟動配置FPGA如何分離SPI閃存

    我想在同一個SPI閃存中存儲多個FX3固件和一個FPGA比特流。我想選擇哪個固件要加載。FX3應該SPI引導,然后允許FPGA
    發表于 11-29 11:50

    怎么使用SPI閃存啟動選項實現FPGA配置文件的故障安全升級?

    Flash來存儲我的FPGA配置數據。XAPP058中描述的方法是否可以用于故障安全升級,因為XCF32P只允許XC6SLX100的一個配置
    發表于 05-30 10:05

    FX3SPI啟動配置FPGA

    您好!我想把FX3固件和FPGA比特流存儲在同一個SPI閃存中。然后,FX3應該SPI啟動,然后允許F
    發表于 06-19 11:50

    在BPI快速模式下配置FPGA無法Flash啟動的解決辦法?

    和CFGBVS參數并向Bank14添加一個IOSTANDARD聲明。將MCS文件編程到FlashFPGA無法Flash啟動。使用.bit
    發表于 06-04 12:45

    如何確定SPI FlashFPGA配置的大小

    伙計們,我的電路板提供了在FPGA處于硬復位狀態時讀取SPI閃存的能力(這種能力獨立于FPGA;可以說是“側讀”)。假設我有一個具有有效FPGA配置
    發表于 06-09 13:28

    可以Virtex 6控制Xilinx Platform Flash XL?

    可以使用Impact實際編寫與Virtex 6的FlashAG JTAG連接。閃存加載的設計在電源啟動時可以正常工作。但是我們的問題是在配置完成后
    發表于 06-16 16:52

    使用高速SPI Nor FlashFPGA配置

    NOR閃存廣泛用作FPGA配置設備。FPGA在工業和通信及汽車ADAS應用中的使用取決于NOR Flash的低延遲和高數據吞吐量特性。快速
    發表于 09-18 15:18

    SPI方式FPGA配置SPI flash編程

    SPI方式FPGA配置SPI flash編程
    發表于 05-16 18:01 ?165次下載
    <b class='flag-5'>SPI</b>方式<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>和<b class='flag-5'>SPI</b> <b class='flag-5'>flash</b>編程

    Xilinx7系列基于PCIe的設計如何滿足PCIe啟動時間的要求

    /SlaveSerial是Xilinx早期的FPGA兩類配置模式,SPI配置模式為SPI接口允許
    發表于 02-07 20:55 ?3466次閱讀
    <b class='flag-5'>Xilinx</b>7系列基于PCIe的設計如何滿足PCIe<b class='flag-5'>啟動</b>時間的要求

    FPGA配置– 使用JTAG是如何燒寫SPI/BPI Flash的?

    Xilinx的JTAG電纜可以通過FPGA“直接”燒寫SPI/BPI。很多對xilinx開發環境不熟悉的用戶,如果第一次接觸這種燒寫模式可能會有疑惑,
    發表于 02-08 02:40 ?8091次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>– 使用JTAG是如何燒寫<b class='flag-5'>SPI</b>/BPI <b class='flag-5'>Flash</b>的?

    基于FPGASPI Flash 控制器設計及驗證

    現場可編程門陣列FPGA 常常進行大數據量的處理,數據的存儲便成了問題,利用SPI Flash 大容量、讀寫速度快、成本低廉以及
    發表于 11-22 08:47 ?1.3w次閱讀
    基于<b class='flag-5'>FPGA</b> 的<b class='flag-5'>SPI</b> <b class='flag-5'>Flash</b> 控制器設計及驗證

    采用Xilinx FPGA的AFE79xx SPI啟動指南

    電子發燒友網站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費下載
    發表于 11-15 15:28 ?0次下載
    采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx <b class='flag-5'>SPI</b><b class='flag-5'>啟動</b>指南