數(shù)字前端設(shè)計(jì)人員的目標(biāo)是使用最小的PA達(dá)成要求的PF

時(shí)間也是一種消耗（PA）

1.PPA到PA和PF

PPA是數(shù)字IC設(shè)計(jì)逃不開(kāi)的概念，分別是P（Performance）、P（Power）和A（Area），分別代表芯片的性能、功耗和面積。從產(chǎn)品的角度看來(lái)，就是用戶(hù)基于這塊芯片能獲得什么（Performance），購(gòu)買(mǎi)成本是多少（Area），使用成本是多少（Power）。我更傾向于將其拆分為兩類(lèi)，即PF和PA，分別代表功能和消耗：

*PF：即性能（Performance）和功能（Function），這里將原始的Performance拆分為兩個(gè)部分。功能（Function）是定性的，即這塊芯片支持什么功能，性能（Performance）是定量的，表示這塊芯片這個(gè)功能支持的怎么樣，這兩個(gè)指標(biāo)用來(lái)衡量芯片的能力。

*PA：即功耗（Power）和面積（Area），這里使用的就是原始的P和A概念，這兩個(gè)指標(biāo)用來(lái)衡量芯片的消耗。

我們簡(jiǎn)單的來(lái)看一下一塊虛構(gòu)CPU的簡(jiǎn)介，如下表所示：

其中，型號(hào)、工藝屬于基本信息，而內(nèi)核數(shù)、線程數(shù)、頻率屬于Performance信息，即定量的用于描述性能的信息，以頻率為例，在同架構(gòu)下和核心、線程數(shù)下，一般頻率高的性能高，最高頻率2.2GHz的性能一般高于1.1GHz，但是不影響支持相同的功能，可能僅是運(yùn)行時(shí)間更長(zhǎng)。而支持指令集、高速接口、視頻接口屬于Function信息，以指令集為例，這里就不支持RV32E的指令，RV32E指令在這里無(wú)法正常運(yùn)行。而封裝大小屬于Area、典型功耗屬于Power，這些描述了芯片的消耗，一般來(lái)說(shuō)和售價(jià)、散熱成本、使用成本掛鉤。

2.PA和PF的取舍

對(duì)于PA和PF，不同類(lèi)型的芯片有不同的取舍，如下圖所示：

真正的高性能低功耗芯片是不存在的，性能的提升必定伴隨消耗的增加，在前摩爾時(shí)代，這些消耗可能被工藝的迭代抵消，但后摩爾時(shí)代隨著工藝迭代放緩，PA和PF的關(guān)系越來(lái)越成正相關(guān)，甚至線性。因此要求芯片規(guī)劃人員給出更為精確的需求，確定芯片的使用場(chǎng)景，把功耗花在最需要的功能上。

低PA-低PF的常見(jiàn)場(chǎng)景為嵌入式設(shè)備，以樂(lè)鑫ESP32-C3為例，該芯片定義為“極低功耗SoC”，提供WIFI和藍(lán)牙解決方案，在Active狀態(tài)的功耗約為1W，有單核RSIC-V核心，頻率160MHz，WIFI支持2.4G。而高PA-高PF的典型場(chǎng)景為云端設(shè)備，以英特爾至強(qiáng)W-3365為例，其TDP達(dá)到了270W，封裝面積為77.5mmx56.5mm，建議售價(jià)來(lái)到3851美元，而換來(lái)的是32核64線程，可支持4TB內(nèi)存、64條PCIe通道的性能。

3.設(shè)計(jì)人員眼中的PPA（PAPF）

對(duì)于數(shù)字前端設(shè)計(jì)人員，一般會(huì)固定PA或PF中的一個(gè)進(jìn)行設(shè)計(jì)：

*固定PA：給定消耗（例如硅片面積）要求達(dá)到最高的性能（例如算力），這種設(shè)計(jì)模式一般出現(xiàn)在國(guó)內(nèi)科研性質(zhì)的項(xiàng)目中，尤其常見(jiàn)于MPW模式下的科研性質(zhì)芯片。在這種模式下每個(gè)芯片分到的硅片面積是固定的，一般芯片設(shè)計(jì)的主導(dǎo)者（一般為教授或研究員）會(huì)要求設(shè)計(jì)人員（一般是學(xué)生）在固定的面積下創(chuàng)新架構(gòu)或微架構(gòu)，以達(dá)到更高的性能。

*固定PF：給定性能（例如支持能力）要求達(dá)到最少的消耗（例如功耗），這種設(shè)計(jì)模式是常規(guī)的商業(yè)化項(xiàng)目使用的模式。芯片規(guī)劃者和設(shè)計(jì)者處于不同的角色，芯片規(guī)劃者基于當(dāng)前的市場(chǎng)等多種因素規(guī)劃芯片的應(yīng)用場(chǎng)景，再反推出芯片的規(guī)格，給設(shè)計(jì)人員提供需要支持的功能、性能限制和消耗限制。設(shè)計(jì)人員需要基于芯片需求進(jìn)行設(shè)計(jì)，以最小的代價(jià)達(dá)成需求規(guī)劃人員給出的各項(xiàng)需求

固定PF的方式我認(rèn)為是更加合理的方案，所以對(duì)于設(shè)計(jì)人員而言，核心競(jìng)爭(zhēng)力是使用更少的PA實(shí)現(xiàn)規(guī)定的PF；對(duì)于超出需求的PF，則不是硬需求，超出的PF一般也會(huì)帶來(lái)額外的PA，是否應(yīng)用也需要由芯片規(guī)劃人員進(jìn)行決策。

4.PA的組成和時(shí)間消耗

一個(gè)芯片的PA由以下幾個(gè)部分組成：

1.由需求規(guī)定的PF引入的PA：這部分是固定需要引入的，優(yōu)秀的架構(gòu)、微架構(gòu)設(shè)計(jì)和實(shí)現(xiàn)方法可以降低固定PF下的PA消耗

2.由于更高PF引入的PA：這部分是否引入需要芯片規(guī)劃人員進(jìn)行決策，更高的PF帶來(lái)的競(jìng)爭(zhēng)優(yōu)勢(shì)可能被PA的增加沖抵

3.物理性PA消耗：由時(shí)鐘樹(shù)、復(fù)位樹(shù)、供電部分引入的PA消耗

4.質(zhì)量性PA消耗：用于提高設(shè)計(jì)質(zhì)量的PA，例如DFT、MBIST等標(biāo)準(zhǔn)化測(cè)試電路，自定義測(cè)試接口，Debug信號(hào)，保護(hù)電路等用于提升質(zhì)量帶來(lái)的PA消耗

5.時(shí)間性PA消耗：由于使用IP、代碼復(fù)用引入的PA消耗，后文會(huì)詳細(xì)描述

6.物理設(shè)計(jì)PA消耗：由后端人員引入的PA消耗，一般為前端不可見(jiàn)內(nèi)容，例如由于繞線資源不足產(chǎn)生的額外面積等

對(duì)于前端設(shè)計(jì)人員來(lái)說(shuō)，主要的工作是權(quán)衡1、2、4、5四個(gè)點(diǎn)。需要注意的是設(shè)計(jì)時(shí)間在廣義上也是一種成本，隨著摩爾定律放緩，一代架構(gòu)一代工藝的升級(jí)道路已經(jīng)越來(lái)越艱難，對(duì)設(shè)計(jì)的迭代速度也提升了要求，現(xiàn)在流行的先進(jìn)封裝、chiplet、IP、硬件敏捷開(kāi)發(fā)都從不同的角度提升了設(shè)計(jì)的迭代速度。

以IP為例，對(duì)于類(lèi)似的功能，使用IP和定制代碼實(shí)現(xiàn)相同的PF，IP消耗的PA一定大于等于定制代碼，但是對(duì)于一個(gè)IP能覆蓋的多個(gè)類(lèi)似的功能，如果都使用定制代碼開(kāi)發(fā)，會(huì)引入額外的時(shí)間消耗（包括設(shè)計(jì)實(shí)現(xiàn)消耗和驗(yàn)證時(shí)間消耗），因此很多情況下會(huì)使用IP以一定的PA為代價(jià)，降低硬件的開(kāi)發(fā)時(shí)間。