精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

關于建立時間和保持時間的測量方法

要長高 ? 來源:eetop ? 作者:eetop ? 2023-12-05 11:19 ? 次閱讀

最近接觸到TSMC的后端流程,其中關于基本單元的文件中提到了關于建立時間和保持時間的測量方法,現記錄一下自己的理解,目前我還是學生知識儲備有限,如果有不對還請同行們指正。

文件提到兩種setup/hold測量方式:10% push-up和pass/fail,按照TSMC說法,前者會更樂觀一些,因此如果是采用前者(10% push-up)的測量方式得到建立時間和保持時間,需要十份小心時序裕量是否足夠,最好人為添加margin

以下為自己的理解:

10% push-up方式

1668256508577497.png

在上圖的reg-reg時序路徑,關于紅色信號: tsetup是為人為控制的值,通過調節該值測量建立保持時間;tpd(FF)為clock到Q的延時,該值會隨著D端信號的穩定時間的減小而增加; tpd(comb)是組合邏輯延時,為固定值。三個時間相加就是該路徑能運行的最快頻率。

tcycle = tpd(FF) + tpd(comb) + tsetup

1668256867861567.png

上圖中,x軸為人為控制的tsetup,y軸為clock到Q的延時tpd(FF),當人為給定的tsetup很大時,tpd(FF)時間近似等于STA的時間,隨著tsetup時間越來越小,D端的數據穩定時間會“越來越短”,因此tpd(FF)的時間會增加(個人理解是因為亞穩態導致D端的數據不能穩定到固定的值),當tpd(FF)增加到原來的110%時,這時給的tsetup就會被認為是建立時間set up time。

pass/fail方式

1668257188617569.png

而pass/fail是通過調整認為給定的setup/hold,去看輸出Q端的電壓波動,當電壓波動超過10%的臨界點,就被認為是建立時間/保持時間。

審核編輯:黃飛

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • TSMC
    +關注

    關注

    3

    文章

    177

    瀏覽量

    84352
  • 組合邏輯
    +關注

    關注

    0

    文章

    46

    瀏覽量

    10019
  • 電壓波動
    +關注

    關注

    0

    文章

    48

    瀏覽量

    7989
收藏 人收藏

    評論

    相關推薦

    靜態時序之建立時間保持時間分析

    靜態時序分析包括建立時間分析和保持時間分析。建立時間設置不正確可以通過降低芯片工作頻率解決,保持時間
    的頭像 發表于 08-22 10:38 ?3982次閱讀

    芯片設計進階之路—從CMOS到建立時間保持時間

    建立時間(setup time)和保持時間(hold time)是時序分析中最重要的概念之一,深入理解建立時間保持
    發表于 06-21 10:44 ?1515次閱讀
    芯片設計進階之路—從CMOS到<b class='flag-5'>建立時間</b>和<b class='flag-5'>保持</b><b class='flag-5'>時間</b>

    使用采樣保持技術實現運算放大器建立時間測定

    測定的成本和難度。傳統的高速示波器僅有一個10比特模數轉換器,限制了測量分辨率(最大0.1%)。 本文將介紹一種新方法,其經過證明可以有效地完成這些測量工作。它是一種相對低成本、簡單的建立時間
    發表于 07-30 17:36

    建立時間保持時間討論

    本帖最后由 虎子哥 于 2015-3-12 21:24 編輯 建立時間(Setup Time):是指在觸發器的時鐘信號上升沿到來以前,數據穩定不變的時間,如果建立時間不夠,數據將不能在這個時鐘
    發表于 03-10 23:19

    什么叫建立時間,保持時間,和恢復時間

    什么叫建立時間,保持時間,和恢復時間
    發表于 04-08 16:52

    保持時間建立時間

    如圖,建立時間保持時間都是針對的時鐘沿,如圖所示,時鐘沿有一個上升的過程,圖中虛線與clk上升沿的交點是什么?幅值的50%?還是低電平(低于2.5V)往高電平(高于2.5V)跳轉的那個點?
    發表于 11-29 00:20

    為什么觸發器要滿足建立時間保持時間

    什么是同步邏輯和異步邏輯?同步電路和異步電路的區別在哪?為什么觸發器要滿足建立時間保持時間?什么是亞穩態?為什么兩級觸發器可以防止亞穩態傳播?
    發表于 08-09 06:14

    關于數字IC的建立時間以及保持時間你想知道的都在這

    關于數字IC的建立時間以及保持時間你想知道的都在這
    發表于 09-18 07:24

    為什么觸發器要滿足建立時間保持時間

    什么是同步邏輯和異步邏輯?同步電路和異步電路的區別在哪?為什么觸發器要滿足建立時間保持時間
    發表于 09-28 08:51

    使用采樣保持技術實現運算放大器建立時間測定

    本文將介紹一種新方法,其經過證明可以有效地完成這些測量工作。它是一種相對低成本、簡單的建立時間測量方法。這種方法把準確性和精確度
    發表于 07-27 10:25 ?1209次閱讀
    使用采樣<b class='flag-5'>保持</b>技術實現運算放大器<b class='flag-5'>建立時間</b>測定

    AN10-運算放大器建立時間測量方法

    AN10-運算放大器建立時間測量方法
    發表于 04-27 15:21 ?2次下載
    AN10-運算放大器<b class='flag-5'>建立時間</b>的<b class='flag-5'>測量方法</b>

    數字IC設計中的建立時間保持時間

    ??本文主要介紹了建立時間保持時間
    的頭像 發表于 06-21 14:38 ?2031次閱讀
    數字IC設計中的<b class='flag-5'>建立時間</b>和<b class='flag-5'>保持</b><b class='flag-5'>時間</b>

    到底什么是建立時間/保持時間

    在時序電路設計中,建立時間/保持時間可以說是出現頻率最高的幾個詞之一了,人們對其定義已經耳熟能詳,對涉及其的計算(比如檢查時序是否正確,計算最大頻率等)網上也有很多。
    的頭像 發表于 06-27 15:43 ?1.2w次閱讀
    到底什么是<b class='flag-5'>建立時間</b>/<b class='flag-5'>保持</b><b class='flag-5'>時間</b>?

    SOC設計中的建立時間保持時間

    建立時間保持時間是SOC設計中的兩個重要概念。它們都與時序分析有關,是確保芯片正常工作的關鍵因素。
    的頭像 發表于 08-23 09:44 ?760次閱讀

    PCB傳輸線建立時間保持時間建立時間裕量和保持時間裕量

     信號經過傳輸線到達接收端之后,就牽涉到建立時間保持時間這兩個時序參數,它們表征了時鐘邊沿觸發前后數據需要在鎖存器的輸入持續時間,是接收器本身的特性。簡而言之,時鐘邊沿觸發前,要求數
    發表于 09-04 15:16 ?695次閱讀
    PCB傳輸線<b class='flag-5'>建立時間</b>、<b class='flag-5'>保持</b><b class='flag-5'>時間</b>、<b class='flag-5'>建立時間</b>裕量和<b class='flag-5'>保持</b><b class='flag-5'>時間</b>裕量