摘要：

隨著摩爾定律逐步達到極限，大量行業巨頭暫停了7 nm以下工藝的研發，轉而將目光投向先進封裝領域。其中再布線先行（RDL-first）工藝作為先進封裝技術的重要組成部分，因其具備高良率、高密度布線的優勢吸引了大量研究者的目光。總結了RDL-first工藝的技術路線及優勢，詳細介紹其工藝進展，模擬其在程序中的應用，并對RDL-first工藝的發展方向進行展望，為RDL-first技術的進一步優化提供參考。

1引言

隨著芯片重構工藝的不斷迭代，封裝技術已經成為了半導體產業的關鍵核心，而超高密度的先進扇出（Fan-out）技術也在其中起到了更加重要的作用。該封裝手段主要分為以下類別：安裝芯片后布線/芯片凸點向下（Chip-first/Face-down）、安裝芯片后布線/芯片凸點向上（Chip-first/Face-up）以及再布線先行（RDL-first）。前兩種封裝工藝需要在芯片表面完成布線，而RDL-first工藝是在載片上完成布線后進行芯片倒裝，可以實現更小的線寬線距和更高的封裝良率。封裝廠商如果要做出更加精良的扇出型封裝，RDL-first工藝具有明顯優勢。自從NEC Electronics Corporation（現在的Renesas Electronics Corporation）開發出RDL-first工藝以來[1-2]，這一技術飛速發展并實現了大量應用，例如Amkor公司在2015年和2017年[3]開發的SWIFT TM和SLIM TM工藝。隨后，臺積電和三星電機先后推出了RDL-first封裝方案，并且向著板級和2μm線寬線距工藝進發。長電科技于2021年7月在國內率先推出了使用RDL-first形式的高密度扇出式封裝（XDFOITM-FcBGA-H），目前正處于快速追趕階段。由于具有更高的封裝良率和布線密度，RDL-first工藝更加適用于多芯片、大尺寸的高密度扇出封裝，例如處理器、存儲芯片的封裝等，隨著5G、人工智能等技術的發展，其應用也更加廣泛。本文對RDL-first工藝進行了詳細的介紹，包括其工藝路線、應用、仿真以及未來發展趨勢。

2 RDL-first工藝的介紹

2.1 RDL-first工藝路線

常見的RDL-first工藝路線共有三種，分別為：1）使用物理氣相沉積（PVD）制備介質層和Cu布線層，并通過機械研磨除去載片；2）以玻璃載板為介質層，通過電鍍+刻蝕完成再布線層（RDL）布線，然后通過激光解鍵合去除載片；3）將前兩種方法混合使用，這種方法更適用于較為復雜的芯片結構。

使用PVD進行RDL-first扇出的過程如圖1所示。首先使用PVD在Si片上形成SiO 2（或SiN）薄層，然后使用離子刻蝕（RIE）完成圖形化，隨后進行Ti、Cu濺射以及Cu沉積，接著通過化學機械拋光（CMP）工藝得到第一層與Si片相連的RDL，重復以上步驟可以得到更多的RDL。當所有RDL制備完成后，通過底部凸塊金屬化（UBM）結構連接芯片，使用PVD完成的RDL-first工藝樣品的切片掃描電子顯微鏡（SEM）結果如圖2所示。該方法使用的載板是Si片，在上述步驟完成后還需通過機械研磨去除載板并在磨出的焊盤上完成植球。這一工藝目前已較為成熟，但是對設備要求較高且造價高昂，因此已逐漸被第二種方案取代。

在玻璃載板上完成RDL-first工藝的關鍵步驟如圖3所示。首先在玻璃載板上涂抹一層犧牲層（通常使用激光釋放材料），然后在犧牲層上完成UBM結構和RDL的制備，接著在頂層進行芯片倒裝、底填以及塑封等工藝，最后完成激光解鍵合和植球。這種方法較為簡單，但是玻璃載板的引入提高了對封裝過程中翹曲控制的要求。

第三種方法混合使用了前兩種制備工藝。首先使用第二種工藝，在玻璃載板上完成布線、UBM結構制備，隨后將其鍵合到Si片上，去除玻璃載板后使用第一種工藝的PVD和電鍍技術繼續布線，最后再進行芯片倒裝和塑封，通常可以實現六層以上的高密度布線。混合RDL-first工藝的關鍵步驟如圖4所示，這一工藝更適用于復雜的芯片結構，SPIL和Amkor公司都推出過使用這一工藝生產的產品。這種方案成本較高，目前主要應用于研發領域。

上述三種制備方法各有利弊，設計者通常會根據實際情況選擇最為合適的工藝路線完成芯片封裝。盡管出現較晚，但是RDL-first工藝由于其獨特優勢已在先進封裝領域占據越來越重要的位置。

2.2 RDL-first工藝的特點

RDL-first工藝最大的優勢在于對良率的顯著提升。對于傳統的Chip-first工藝來說，由于已知合格芯片（KGD）已經嵌入，后續加工過程中的各種缺陷都將導致芯片失效，特別是在金屬層較為復雜且層數較多的情況下，最終良率往往不能滿足要求。而RDL-first工藝可以首先完成線路排布，通過測試手段選擇合適的區域進行芯片倒裝，從而實現大幅度提高產品良率的目的，這一工藝對于部分價格昂貴的芯片尤為適用。LUJAN [4]對RDL-first和Chip-first工藝進行價格比較，結果表明，在當前的技術條件下，當封裝芯片種類大于等于三種時，RDL-first技術成本更低，因此，RDL-first工藝目前主要應用于復雜的多芯片封裝場景下，隨著后續芯片價格的進一步上升以及RDL-first工藝的不斷優化，這一工藝必將獲得更大范圍的應用。需要指出的是，當單個封裝體的芯片數目較少時，RDL-first工藝以外的鍵合和解鍵合步驟將會增加封裝成本。此外，RDL-first工藝多用于來料芯片帶球的情況，否則芯片倒裝時對位難度較大。

3 RDL-first工藝的進展

盡管RDL-first工藝的開發僅有十余年的歷史，但是研究者已經對這一技術進行了大量的探索。

2018年，ZHU等人[5-7]探究了RDL-first工藝中的關鍵步驟，包括金屬層的制備、芯片倒裝工藝以及激光解鍵合的參數等，并通過增加玻璃載片厚度的方式避免晶圓翹曲對布線層產生影響，最終該團隊成功制備出線寬線距為10μm的兩層RDL扇出封裝樣品并完成可靠性測試。玻璃載片上的布線情況如圖5所示。

2019年，HO等人[8-9,16]通過RDL-first工藝實現了單邊八層金屬層的超高密度扇出封裝，接觸通孔的橫截面如圖6所示。這八層金屬層包括七層RDL和一層UBM結構，最細的線寬線距僅為2μm。為了實現該方案，HO等人將介質層厚度從7μm降低到3μm，顯著改善了翹曲問題。在該工藝條件下，隨著加工層數的增加，晶圓翹曲隨之增大，最終翹曲僅為1.33 mm。團隊對芯片的電性能進行了測試，相鄰信號線之間的最大串擾為－20.5 dB，這表明RDL-first工藝在實現超高密度扇出封裝中具有優勢。

2020年，LAU等人[10,14-16]在復雜異構集成中使用了RDL-first工藝，對方案的設計、材料、工藝、可靠性進行了系統性研究，針對回流過程中的芯片脫落、焊點疲勞壽命較短等問題提出了解決方案，最終通過三層RDL和兩層UBM結構成功實現了三顆不同尺寸芯片的互聯與封裝，相較于使用Chip-first工藝的方案，良率得到了顯著提升。

RDL-first工藝降低成本的關鍵是選擇合適的位置倒裝KGD，因此需要通過電性能測試等手段區分RDL部分是否存在異常。2018年，GUNJI等人[11-14]開發出一種通過電容法測試單面開/短路的新手段，與常規的四線測試法相比成本降低了30%，并且可以用于更精細的線路（線寬線距為2μm），預計這一測試手段將會助力RDL-first工藝進一步應用于超高密度布線方案。

從2018年至今，RDL-first工藝路線快速迭代，良率得到顯著優化，生產成本大幅降低，工藝能力穩步提升，可以實現的異構集成尺寸和芯片顆數也大幅增加。目前，優化工藝的常規方法為：1）在作業能力范圍內增加載片厚度以顯著降低翹曲，從而實現布線層數的增加；2）使用熱膨脹系數（CTE）更加匹配的玻璃載片；3）設計布線層的線寬線距不大于5μm，通過增加單層布線密度的方式減少總布線層數，從而避免較大的介質層總厚度導致作業困難。但是，由于玻璃是一種非晶材料，其CTE往往無法像Si片一樣與金屬層匹配良好，隨著金屬層復雜性的飛速提升，翹曲問題越來越制約著RDL-first工藝的進一步發展。針對這一問題，研究者們通過仿真結合實驗不斷嘗試新的翹曲控制方法。

4 RDL-first工藝中的翹曲問題

在先進封裝制程中，晶圓經歷固化、回流等階段后會積累較大的內應力，主要表現為晶圓的翹曲變形，這不僅影響了封裝精度，也會增加工藝難度，帶來焊點斷裂、裂片等諸多良率損失，這一問題也嚴重制約了RDL-first工藝的應用。國內外研究者使用有限元分析法，通過各種方式減輕RDL-first工藝過程中產生的翹曲，從而進一步提升RDL-first工藝的實用價值[14-20]。

2017年，LIN等人[21]通過有限元模擬結合樣品制備的方式探究了RDL-first工藝中影響翹曲水平的基本因素，包括金屬層層數、鈍化層與金屬層的厚度、芯片布局、塑封溫度等。根據仿真結果，LIN等人優選參數，成功制備出了包含三層金屬層的RDL-first扇出結構，最小線寬線距為8μm，封裝體的整體翹曲僅為283μm，遠低于常規水平，這一研究結果為更多金屬層的RDL-first結構提供了指導。

2018年，ONOZEKI等人[22]通過有限元分析研究了底部填充體和塑封料對RDL-first工藝中晶圓翹曲的影響。結果表明，選擇低模量的底部填充體和塑封料可以顯著改善翹曲情況。該團隊根據計算結果選擇了合適的底部填充體和塑封料搭配，成功制備了包含四層金屬層的RDL-first結構，翹曲水平相較于優化前大幅降低。

2018年，LIN等人[23]研究了RDL-first工藝中倒裝芯片的體積對晶圓翹曲的影響。通過實驗結合仿真，作者得到了芯片體積/塑封料體積與晶圓翹曲的關系函數，如圖7所示。當比值增大時，晶圓翹曲形式從“笑臉”轉變為“哭臉”，這一結果有助于RDL-first工藝路

線優化，后續研究者可以通過計算定性判斷晶圓翹曲的狀態，避免無法實際作業的情況。

2020年，CHE等人[24]詳細探究了RDL-first工藝中的激光釋放材料、玻璃載片以及塑封料選擇對翹曲情況的影響，并對所有影響因素進行整合。通過有限元分析結合實驗數據的方法，CHE得出結論：1）增加玻璃載片的厚度可以顯著降低翹曲；2）當玻璃載片與鈍化層、塑封料的CTE匹配時翹曲較小；3）通過增大玻璃載片尺寸可以緩解翹曲問題。不同工藝條件下晶圓的翹曲結果如圖8所示，其中實驗條件選擇見參考文獻[24]。

5 RDL-first工藝的發展方向

由于工藝成熟度的逐步提升，RDL-first工藝的應用空間正在進一步拓展。除了金屬層層數的增加、線寬線距的進一步縮小等先進扇出封裝發展方向外，RDL-first工藝還有幾項較為重要的研究方向，以下主要介紹激光釋放材料的優化、面板級工藝、優化載片三個方面[25-28]。

5.1激光釋放材料的優化

RDL-first工藝目前常用的激光緩釋材料的主要成分為聚酰亞胺，其固化溫度在400℃左右[29]，并且需要配合黏合劑使用，這一特性顯著提高了成本。2018年，ZHANG等人[30]開發出兩種新型激光釋放材料，這兩種材料具有更低的玻璃化轉變溫度，不需要額外加入黏合劑，適用于當前主流的載片材料。這兩種激光釋放材料的固化條件如表1所示，在150℃和100℃下，A、B材料僅需2 min就可以完成固化，并且具有出色的耐化性和可靠性。這一結果對RDL-first工藝應用空間的拓展有積極意義。

2022年，LEE等人[31]通過研究激光燒蝕后激光釋放材料的表面性狀，評估了四種激光釋放材料的最優解膠工藝，并且實現了玻璃晶圓的循環使用，極大地降低了RDL-first工藝的成本。不同膠材的解膠能量以及解膠效果如圖9所示，可以看出，所有樣品的解膠效果完好，載片與塑封片均未出現明顯的污染情況，載片經過清洗后可以再次使用。

5.2面板級工藝

先進封裝工藝中降低成本尤為重要。通常情況下，晶圓級封裝的面積使用率遠小于面板級封裝，使用面板完成先進封裝工藝可以大幅降低成本[32-35]。因此，研究者們在對RDL-first工藝路線的探索中不斷嘗試使用玻璃面板替代玻璃晶圓，另一方面，玻璃面板的尺寸也在不斷增加，玻璃面板尺寸的變化如圖10所示[24]。

2017年，KO等人[36]使用聚合物薄膜作為臨時鍵合層，在玻璃面板上實現了芯片與UBM結構的Cu-Cu鍵合，并且通過低能量的激光（功率為5 W）照射鍵合層，成功將薄膜與玻璃載體分離，玻璃面板激光解鍵合前后的效果如圖11所示。可以看出，玻璃面板的引入顯著增加了面積使用率，最終解膠效果良好，低能量激光避免了對芯片的損傷。

2019年，YANG等人[37]在玻璃面板上通過RDL-first工藝進行布線并完成了低溫Cu-Cu焊接，芯片與玻璃面板的結構如圖12所示，其焊接溫度僅為220℃，顯著降低了工藝成本并提高了可靠性。

5.3優化載片

在前文的介紹中，幾乎所有的實驗都使用玻璃作為載片完成RDL-first工藝，然而，CTE的不匹配以及激光燒蝕的過程嚴重限制了玻璃晶圓材料的選擇。因此，部分研究者嘗試使用其他材料替換玻璃晶圓作為載片[38-39]。

2017年，TANG等人[40]通過噴射氣流完成解膠，成功在Si片上完成了RDL-first工藝全流程。與激光燒蝕的過程不同，氣流解膠是在載片與布線層之間引入氣流，從而驅使兩者發生分離的解鍵合手段，圖13為氣流解膠過程示意圖，整個解膠過程在室溫下完成。由于Si片的CTE與金屬層更加匹配，這一工藝在降低成本的同時顯著減輕了翹曲。解膠完成后，TANG等人對封裝體進行了功能測試，結果表明，鈍化層、金屬層以及塑封料均保持外形完整，無明顯缺陷，電路功能未出現異常。

隨著現代醫學的飛速發展，需要部分芯片具備可穿戴甚至是可植入的功能，因此柔性芯片也是當前研究的熱點[41-46]。在RDL-first工藝路線中，研究者們開始嘗試使用柔性載片完成封裝過程，最終實現了異質芯片的同步柔性。2020年，TAKAHASHI等人[47]開發出一種基于水凝膠載片的RDL-first工藝，金屬層使用Au以確保良好的柔韌性，圖14是柔性RDL-first工藝示意圖。最終完成的封裝體在彎曲半徑為40 mm時仍可以實現完整功能，該彎曲半徑已經可以滿足絕大多數穿戴或植入式芯片的要求。該團隊還對芯片的生物兼容性、物質滲透性以及疲勞壽命進行了測試，結果表明，該封裝手段可以應用于生物醫學嵌入式電路的制備。

6結束語

隨著芯片成本以及封裝難度的增加，RDL-first工藝路線在先進封裝中的優勢愈發明顯，主要表現為：1）可以實現多層超高密度布線；2）具有更高的良率和更低的成本，更加適用于當前的多芯片集成場景；3）可以實現柔性封裝。因此，盡管RDL-first工藝的開發僅有十余年歷史，但研究者們在工藝路線優化、材料選擇、翹曲控制等方面已經進行了大量的實驗并取得了一系列成果。然而，對RDL-first工藝在可靠性和穩定性方面的研究目前還不充分，亟待研究者們進一步深入探索。可以預見，隨著摩爾定律逐步達到極限，當芯片的刻蝕尺度難以進一步縮小時，使用RDL-first等先進封裝手段實現芯片互連將成為系統級集成的重要解決方案。

審核編輯：湯梓紅