近年來，隨著人工智能、物聯網和 5G 等技術的蓬勃發展和應用，市場對數據處理以及存儲的需求逐漸增大。根據 IDC 預測，全球數據圈每年被創建、采集或復制的數據量，由 2018 年的 32 ZB 到 2025年將增至 175 ZB。半導體存儲具有存取速度快、功耗低、體積小、可靠性高等優勢，廣泛應用在電子設備中，并且正逐步取代機械硬盤成為主流存儲器。其中閃存不同于 DRAM，因其具有斷電數據不丟失的優點，多用于“數據倉庫”來使用。其技術的發展也是朝著不斷增大單位面積存儲容量的方向發展，由二維到三維，再到不斷地增加堆棧層數，當前業界已經推出 200 層以上堆棧的產品，未來還會向 1000 層發展。

閃存因其采用電荷隧穿的方式實現存儲功能，相比 DRAM 的電容方式，存儲速度上大打折扣，封裝方式上也以傳統的封裝形式為主，目前市面上采用先進封裝工藝來實現其存儲功能的產品非常少。隨著數據時代的發展，各領域 AI 應用對數據傳輸及處理的多樣性需求逐步增多，同時伴隨摩爾定律的放緩和各類先進封裝技術的涌現，持續探索新的封裝形式，將處理器、DRAM、閃存采用新的形式結合起來，提升總體運算能力，將會影響未來三維閃存封裝發展方向。

三維閃存及當前主要封裝形式簡介

東芝公司于 1989 年開發了 NAND Flash 的結構,主要目的是降低每比特的成本,獲得高性能,并且可以通過接口輕松升級。最初 2D 結構的存儲單元僅僅是布置在平面中，因此想要提高單位存儲密度,唯一方法就是微縮晶體管,不斷減小制程工藝的節點。但是對于 NAND Flash 器件,減小晶體管會帶來電荷存儲空間不足、電荷串擾等問題。在不增大芯片面積的情況下，為了提高存儲密度,NAND Flash廠商紛紛推出 3D 堆疊技術，將存儲單元沿垂直方向進行堆疊,從而提高單位面積的存儲量，如下示意圖 1所示。目前,NAND Fash 的主要代表公司有三星、鎧俠、西數、海力士、美光,英特爾和國內的長江存儲等。

2D 結構和 3D 結構的 NAND 示意圖（圖片來源于網絡）

從封裝角度來看，BGA 形式是實現大容量存儲的主要方案，且主要有 3 種，即封裝體內只含有NAND 芯片的 Raw NAND，增加控制芯片的 ManagedNAND （eMMC/UFS/NVMe），和增加主控芯片以及LPDDR 芯片的 eMCP，如圖 2 所示。內部實現電連接主要采用 Wire Bonding 形式，對部分高端 ManagedNAND 產品中的控制芯片會采用 Flip Chip 形式（圖示為 Flip Chip）。

由于 3D NAND 產品目前主要應用在存儲卡、閃存盤和固態硬盤等，以 Wire Bonding 為主的傳統封裝方案可以滿足對高密度數據存儲的需求。未來，隨著物聯網（IoT）、人工智能、自動駕駛和其他數據密集型應用的不斷發展，對數據的存儲和讀寫速度的要求將變得更具挑戰性，因此有必要思考更多封裝形式及技術，來解決相應的需求。

先進封裝技術及其在三維閃存中的可能應用

隨著半導體行業進入后摩爾時代，在成本和性能要求的綜合驅動下，涌現出各種先進封裝形式，并已成為行業未來發展的趨勢之一。當前主要的先進封裝形式有 SiP (System in a Package) Fan in/out、2.5D/3D、Chiplet 等，相關的技術有凸塊(Bumping)、RDL( Redistribution Layer),TSV(Through Silicon Via )等技術。此類封裝技術的特點是:封裝內部連接擺脫傳統的焊線方式.基板被部分或全部取代使用凸塊及直接鍵合等方式實現連接,從而在提高集成度、降低封裝尺寸的同時,縮短電流傳導路徑、減少能耗、降低成本,滿足性能需求。

Bumping & RDL

Bumping 和 RDL(Redistribution Layer)的工藝在流程上大體一致,都包含噴涂、曝光、顯影、濺射、電鍍和刻蝕等主要的工藝過程,Bumping 工藝最后流程需要經過回流焊形成凸塊，實現與外界的電性能連接，而 RDL 的最外層線路也需要 Bumping 工藝實現內外的線路的導通。

RDL 也稱重新布線層，由金屬層和介質層組成，其工藝是在載體或者晶圓的表面沉積金屬層和相應保護的介質層形成金屬布線，對 IO 的端口進行重新布局，可以根據產品的需求相應地增加端口的數量及布局的位置，形成面排布的過程。目前RDL 技術主要應用在晶圓級封裝、2.5D/3D 和 Chiplet封裝等，不僅完美地解決了高密度集成芯片的 I/O間距受限的問題同時也利用 RDL 取代基板實現芯片與外界的電性連接,以此降低封裝體的體積。

TSV

TSV（Through Silicon Via）技術是一種穿透硅的通孔技術，簡稱硅通孔技術。該技術利用硅通孔結構，使芯片與芯片之間、芯片與基板之間實現垂直連接，從而有效縮短傳導線路，降低功耗，提高芯片的運行速度。應用在存儲芯片時，可以通過增加芯片堆疊數量，實現高帶寬、大容量存儲；其次，還可以實現不同功能芯片之間的互連，使單個封裝體具有更多的功能。TSV 工藝主要包括通孔刻蝕、通孔薄膜淀積（絕緣層、阻擋層、種子層的沉積）、通孔填充、化學機械拋光（CMP）、晶圓減薄和 RDL 與微凸點制作等關鍵技術。

RDL/Bumping，TSV 在三維閃存封裝中的可能應用方案

相比 DRAM 產品，將先進封裝技術應用到NAND 產品上,并實現商用的案例幾乎很少,本文基于 NAND 芯片的功能和先進封裝技術,對其應用做了一些設想，其中一個方案如圖 3 所示。將 NAND芯片以垂直方向堆疊,利用 TSV 技術制作的通孔導電結構代替傳統的 WB 打線，用微 Bumping 來實現芯片與芯片、芯片與 RDL 之間的互連，并利用Molding 工藝對整個封裝體進行第一次塑封。然后將控制芯片以倒裝的形式鍵合在另一 RDL 上，并且通過導電結構實現兩層 RDL 的互連，以此實現內部異質芯片電路的連接。該結構難點主要在于分層的問題，因為 TSV 中導電結構的金屬 Cu 的熱膨脹系數（1.8x10-5℃-1）和 Si 的熱膨脹系數（3x10-6℃-1）差距較大，當該結構熱量不能及時散出時，金屬層 Cu 和Si 表面可能發生分層，從而導致產品的失效。

圖 3(a) 封裝體的剖面結構示意圖

圖 3(b) 封裝體 AB 截面的俯視圖

本文內容源于【中國集成電路】

審核編輯：湯梓紅