隨著電路仿真技術在原型設計行業的不斷普及，仿真模型可能成為廣大終端市場客戶的一項關鍵需求。SPICE 和 IBIS 模型是非常受歡迎的兩種仿真模型，有助于在電路板開發的原型設計階段節省成本。本文將介紹SPICE與IBIS建模系統的區別，以及在制造電路板之前進行測試的重要意義。將討論如何根據電路設計選擇合適的模型。此外還將分析一些示例使用場景和常用的仿真工具，如 LTspice和HyperLynx。

簡介

在這個技術飛速發展的數字時代背后，電子制造商源源不斷地開發行業所需的基本元器件和工具，全力支持這一數字化發展進程。對于仿真而言，這意味著電路板開始開發后，設計人員可以在系統設計驗證階段通過仿真模型來確保其功能設計符合預期。在制造前測試設計時，SPICE和IBIS模型是常用的兩種仿真模型。這兩種模型本質上都是行為模型，但對于仿真中何時使用某種模型，根據具體情況有不同的建議。

使用仿真模型的好處

一般而言，仿真模型有助于系統設計人員在原型制作之前對電路設計進行仿真。使用IBIS和SPICE仿真模型時，目標不僅僅是仿真，還包括盡早發現與信號完整性和電路設計性能等相關的任何問題。這些問題通常是由電路板設計的特性（包括走線）引起的，或者也可能是元器件功能之類的簡單問題。

IBIS模型不僅能表示元器件的箝位行為和驅動強度，還能表示數字輸入/輸出(I/O)緩沖器的阻抗，包括驅動器和/或接收器的輸出和輸入阻抗。這些并未在模型中直接說明，但都隱含在表示元器件行為的I-V數據中。在仿真過程中，確定緩沖器阻抗非常重要，因為這些阻抗是解決串擾和反射等信號完整性問題的關鍵。串擾是一種不需要的信號干擾，當一條走線上傳播的信號與另一條走線上傳播的信號耦合時就會發生串擾。另一方面，在制造電路板之前進行信號完整性仿真期間，也往往會遇到反射問題。眾所周知，當輸入或輸出緩沖器的阻抗與走線的特性阻抗不匹配時，就會發生反射。理想情況下，進入器件并沿走線傳播的信號應在沒有任何干擾的情況下傳輸到走線的另一端。但實際上，這種情況通常不會發生。由于阻抗不匹配，信號完整性會受到影響。在發生反射期間，通常的情況是：沿傳輸線傳播的信號一部分會傳輸到另一端，另一部分將會反射回來。解決此問題的一種辦法是向緩沖器添加端接電阻。設計人員可以利用IBIS模型的阻抗特性來計算端接所需的串聯或并聯電阻，與引腳和傳輸線之間的阻抗相匹配，并解決信號反射問題。

SPICE模型通過預測電路行為，可以在構建原型之前發現、考慮并解決可能存在的問題，從而增強電路性能，這對于時間和資金的高效利用具有重要意義。成本和速度是SPICE模型仿真的兩個主要優勢。也就是說，在開發過程的早期避免電路錯誤，從而消除昂貴且耗時的原型返工，以免重新訂購和重新焊接元器件。如今的仿真模型更加先進，可以提供準確的元器件性能近似值。設計人員可以輕松更換元器件，以評估采用不同物料清單(BOM)的電路設計。同時，設計人員不必花費很多時間制作電路組件原型，也不必在發現并糾正原型錯誤后重新焊接組件。

背景知識

什么是SPICE模型？

SPICE是Simulation Program with Integrated Circuit Emphasis（以集成電路為重點的仿真程序）的首字母縮寫。它是一種通用電路仿真器，采用文本網表描述電路元件（晶體管、電阻和電容）及其連接，并使用節點分析將其轉換為數學方程進行求解。相對而言，SPICE模型是一種基于文本的行為模型，SPICE仿真器使用這種模型通過數學運算預測器件在不同條件下的行為。

什么是IBIS模型？

IBIS是Input/Output Buffer Information Specification（輸入/輸出緩沖器信息規范）的首字母縮寫。它是一種行為模型，描述器件的數字輸入和輸出緩沖器的模擬行為。它由表格數據組成，描述數字緩沖器內元器件的電流-電壓(I-V)關系，以及輸出或I/O緩沖器的電壓隨時間變化的(V-t)開關特性。它用于在制造之前對系統板進行信號完整性分析，并以純ASCII文本格式的數據呈現。它不披露任何專有信息，因為IBIS模型就像一個黑盒模型，不包含可逆向工程的內部信息。

模型概述

模型看起來是什么樣子？

如圖1所示，IBIS和SPICE模型都是基于文本的行為模型，可以使用記事本等簡單工具查看其內容。不過，為了更方便地瀏覽模型，建議使用Cadence Model Integrity或Siemens的HyperLynx查看IBIS文件。另一方面，SPICE模型可以在各種SPICE仿真工具中打開并安裝，例如LTspice、NI Multisim、OrCADPSpice或其他SPICE仿真器。

圖1.左側是使用LTspice打開的SPICE文件(.cir)，右側是使用Siemens的HyperLynx打開的IBIS文件(.ibs)

SPICE和IBIS模型都是不可執行文件，并且都是基于文本的描述文件。這兩種模型大多數都由三個主要部分組成：

• 頭文件：提供關于模型、器件、修訂歷史記錄、模型特有的注釋以及建模器件的公司或品牌的簡要描述或一般信息。

• 模型名稱/標題：主要提及器件名稱、引腳排列和/或引腳到緩沖器映射。對于SPICE，格式為：點子電路<空格>模型名稱(.subckt ADGxx)<空格>引腳排列。對于IBIS，格式為：[Component] ADGxx。

• 模型結構：基于文本的模型表示。SPICE模型由不同的塊組成，這些塊展示器件的每個參數，包括引腳功能；各個塊可能包括原始和原生元件，如電容、電阻、二極管、電壓源和電流源等。另一方面，IBIS模型由I/V和V/T數據表組成，這些數據表是對每個數字I/O緩沖器建模的結果。

如何獲取模型？

SPICE和IBIS模型大多位于各家半導體公司的網頁上。如今，半導體制造商針對自己的產品開發仿真模型，同時保持模型的包容性、內容、準確性和模型支持。ADI公司網站提供了ADI產品的各種SPICE和IBIS模型，如圖2所示。

圖2.ADI網站中各種SPICE（左）和IBIS（右）模型

其他SPICE模型可以在制造商的SPICE仿真器庫中找到。圖3顯示了LTspice的開關庫，它涵蓋了ADI公司的大部分開關產品。為了簡化仿真方法，選擇具有大量可用SPICE模型庫的SPICE仿真器會很有幫助。

圖3.LTspice中包含大量SPICE模型庫示例

補充文件

為了在仿真器中使用，SPICE和IBIS模型都需要隨附一個符號文件。IBIS模型通常以基于文本的數據表示的形式出現，但為了使用電子設計自動化工具對其進行仿真，一般會將模型置于符號中，外部元器件可連接到該符號。與IBIS模型類似，SPICE模型也需要一個符號文件，該文件通常為點符號(.asy)格式，必須同時安裝到SPICE仿真器庫中。只需將模型和符號添加/安裝到庫中，設計人員就可以在電路仿真中使用模型。圖4和圖5顯示了IBIS和SPICE模型中使用的符號文件示例。

圖4.使用HyperLynx（左）和Advanced Design System（右）的輸出緩沖器IBIS符號

圖5.簡單3引腳運算放大器的SPICE符號文件（右）模板，及其在LTspice電路仿真中使用的等效符號（左）

對于IBIS和SPICE，制造商均不提供符號文件，但大多數仿真器提供模板符號，設計人員可以根據引腳數量或器件類型使用這些符號。另外，SPICE符號文件還可以自動生成，此功能取決于SPICE仿真器。

模型比較

SPICE模型

一般而言，SPICE模型可復現元器件行為，包括引腳排列、引腳配置、功能和其他操作。這些模型沒有標準架構，但其目標是創建一個準確復現元器件預期行為性能（包括其引腳功能）的架構。模型可能由電阻、電容、二極管和晶體管等無源元件組成，如果設計得當，這些元件就會產生目標元件行為。需要記住一點，由于SPICE模型可準確復現元器件的行為，因此可能會包含復雜電路，從而導致仿真周期變慢。SPICE模型可以是簡單的單行文本，描述電阻之類的無源元件，也可以長達數百行，描述更復雜的電路和子電路。

如上所述，SPICE模型可以使用基于文本的工具打開，但大多數最新的SPICE仿真器支持查看等效原理示意圖，以便更輕松地進行電路分析。如圖6所示，其中三放大器狀態變量濾波器也可以轉換為等效的描述電路元件及其連接的文本網表。

圖6.三放大器狀態變量濾波器的SPICE模型示例

在模型性能方面，根據經驗法則，SPICE模型可提供與器件數據手冊給出的規格和功能相近的行為性能。例如，開關SPICE模型應具有導通電阻和時序參數，而放大器很可能具有增益帶寬和輸入失調參數。相對而言，模型功能和規格必須接近數據手冊中提供的典型值、最小值或最大值，或在這些值的范圍以內。

IBIS模型

一般而言，IBIS模型以標準架構來表示數字I/O緩沖器。這通過IBIS關鍵詞表示來實現，關鍵詞用于描述數字緩沖器的每個組件，如圖7所示。IBIS關鍵詞以V-I查找數據表和V-t查找數據表的形式出現。

圖7.典型I/O緩沖器的IBIS框圖

圖8中的左圖顯示了IBIS模型中的V-I查找表示例，右圖顯示了使用Siemens HyperLynx繪制該V-I查找表得到的波形。它是在一組電壓范圍（通常從-VDD到兩倍VDD）下進行的一系列電流測量，以表示特定IBIS元器件在三種情況（典型工藝角、慢工藝角和快工藝角）下的行為。這可通過改變器件的工藝角、工作電壓和工作溫度來完成。這些表以[Power_clamp]和[GND_clamp]關鍵詞表示接收器的箝位保護元件，并以[Pullup]和[Pulldown]關鍵詞表示I/O緩沖器的驅動強度。這4個V-I關鍵詞在模型中單獨表示，因為接收模式和驅動模式都是信號完整性仿真所必需的。

圖8. ADG5401F的IBIS關鍵詞的V-I數據（左）；使用Siemens HyperLynx繪制的V-I曲線（右）

另一方面，V-t表以[Rising_Waveform]和[Falling_Waveform]的形式表示驅動器從一種狀態轉換到另一種狀態時的開關特性（負載以V_DD和地為參考時）。它還在IBIS關鍵詞[Ramp]項下包含I/O緩沖器的擺率，該擺率是在轉換邊沿的20%到80%范圍測量的。這些波形和斜坡數據描述了驅動器部件開啟或關閉的速度與時間的關系。

雖然這些關鍵詞在模型中是單獨表示的，但在仿真期間使用時，電子設計自動化仿真工具會結合這些V-I和V-t數據，根據其工作區域構建緩沖器模型，并且會使用該模型執行印刷電路板的信號完整性仿真和時序分析。

此外，IBIS模型還包含器件的RLC引腳和/或封裝寄生值，以及每個I/O緩沖器的緩沖器電容(C_Comp)。C_comp是從焊盤回到緩沖器的電容，不包括封裝電容。

欲了解更多有關IBIS模型中的V-I和V-t數據表或關鍵詞的信息，讀者可以參閱之前發表的文章"IBIS建?！?部分：為何IBIS建模對設計成功至關重要"。

仿真工具

現有各種各樣的行業標準SPICE和IBIS仿真器，可為大多數高速設計系統以及模擬和混合信號電路提供設計仿真，適合專業人士和教培人員使用。SPICE仿真器通常根據電路連接/節點生成節點方程，然后嘗試求解各個節點處的電流和電壓值。另一方面，IBIS仿真器參照模型中提供的V-I和V-t查找數據表來預測信號的輸出行為。業界常用的仿真器包括：

IBIS仿真器

• Siemens的HyperLynx是一款電子設計自動化工具，用于分析高速電子設計中的信號完整性、電源完整性、電氣設計規則檢查和電磁建模。該工具可用于查看、編輯IBIS模型以及利用模型進行仿真。

• Keysight的Advanced Design System是一款電子設計自動化工具，可用于各種設計流程，例如頻域和時域電路仿真、原理圖設計和布局、設計規則檢查、電磁場仿真等。該工具常用于IBIS模型仿真。

SPICE仿真器

• LTspice是一款高性能SPICE仿真器軟件，包括原理圖捕獲圖形界面。通過內置波形查看器可探測原理圖以產生仿真結果。這款SPICE仿真器的圖形用戶界面(GUI)基于對原理圖輸入所需的鍵盤輸入和鼠標動作的統計分析，與其他SPICE仿真相比交互性更強。LTspice包括一個龐大的SPICE模型庫，其涵蓋了大部分ADI產品和信號鏈產品，另外還有一個無源元件庫。

• NI Multisim具有交互式原理圖環境，可即時可視化和分析電子電路行為。該仿真器具有虛擬示波器、數字萬用表和其他基準測試設備，使電路仿真體驗接近典型的工程師試驗臺評估環境。

• OrCAD PSpice Designer集原理圖輸入、原生模擬、混合信號和分析引擎于一體，提供完整的電路仿真和驗證解決方案。無論是制作簡單電路原型、設計復雜系統，還是驗證元器件良率和可靠性，OrCAD PSpice技術都能提供出色的高性能電路仿真，讓您在進行布局和制造之前有效分析和完善電路、元器件及參數。

IBIS模型和SPICE模型用例

IBIS模型

IBIS模型通常以基于文本的數據表示的形式出現，但為了使用EDA工具對其進行仿真，一般會將模型置于符號中，外部元器件可連接到該符號。仿真器使用模型中包含的數據來分析和預測給定情況下的緩沖器行為。

Siemens的HyperLynx和Keysight的Advanced Design System都具有IBIS符號，設計人員可以在仿真中使用這些符號。圖9展示了這些符號在這些工具中的顯示方式。

圖9.HyperLynx工具欄顯示了可用于IBIS模型仿真的單端緩沖器、差分緩沖器和IC器件的符號（左）；Advanced Design System工具欄顯示了可用于IBIS模型仿真的不同類型緩沖器的符號（右）

• 在HyperLynx中進行單端輸入或輸出緩沖器仿真時，可以使用左圖第一個突出顯示的緩沖器，然后加載IBIS模型并選擇要仿真的具體緩沖器。如果選擇輸出緩沖器模型，工具會自動顯示輸出緩沖器。否則，如果要仿真輸入緩沖器，工具會自動將符號轉換為輸入緩沖器符號。

• 在Advanced Design System中，"Signal Integrity - IBIS"（信號完整性 - IBIS）元件板會顯示各種類型的緩沖器模型。如果需要開漏輸出，必須選擇標記為OSNK的符號；如果要仿真端接電阻，仿真中必須使用標記為T的符號。請注意，如果選擇的符號不對，可能會導致錯誤。例如，如果需要輸入緩沖器，卻在原理圖中放置了輸出緩沖器符號，將無法看到IBIS中建模的輸入緩沖器可用引腳，因為仿真器只允許符號中加載輸出緩沖器引腳。

IBIS模型仿真的用途之一是解決不需要的信號行為，這些行為通常是由緩沖器和充當傳輸線的PCB走線之間的阻抗不匹配引起的。例如，圖10中使用HyperLynx的原理圖仿真。

圖10.未采用端接電阻的原理圖（左）及其相應的結果（右）

圖10所示是使用50 Ω走線進行的未端接輸出緩沖器仿真，它會產生不需要的過沖和欠沖信號。為了解決此問題，可以添加一個串聯端接電阻，與緩沖器和走線之間的阻抗相匹配。但在此之前，必須先確定輸出緩沖器的阻抗。

IBIS模型中的V-t表、相對于地的[Rising_Waveform]和相對于VDD的[Falling_Waveform]可用于計算緩沖器的輸出阻抗，因為該參數是模型中表示的數據本身固有的。使用分壓器定理可以推導出緩沖器阻抗值，然后使用此值來計算需要添加到模型中并與緩沖器和走線之間的阻抗相匹配的適當端接電阻。這將有助于解決阻抗失配問題，并消除信號中不需要的過沖和欠沖。

圖11顯示了分壓器的原理圖，其中Zb是緩沖器阻抗，R_fixture和V_fixture可在模型中找到，而VSETTLE是V-t波形穩定后的電壓。

圖11.分壓器的原理圖

圖12.IBIS模型顯示了提取V-T查找表所使用的電路：上升波形（左）和下降波形（右）

確定端接電阻值后，即可將其添加到原理圖中。

圖13顯示了端接后的原理圖及其相應結果，初始過沖和下沖問題已得到解決。

圖13.采用端接電阻后的原理圖（左）及其相應的結果（右）

上述方法只是用于計算緩沖器阻抗并解決不匹配阻抗問題的策略之一。還有其他方法，例如使用IBIS模型的下拉V-I表，并執行負載線路分析來確定工作點。由此可以推導出輸出阻抗以及串聯端接電阻的值。

SPICE模型

圖14顯示了瞬態分析中使用 ADG1634L 模型的SPICE仿真示例。設計人員可以評估ADG1634L的性能（在本例中）并對其進行仿真，以檢查器件的時序和其他功能；繪圖結果將在時域中顯示。瞬態分析可預測器件在指定時間范圍內的行為。SPICE模型還可以在不同類型的分析中進行仿真，例如直流分析和交流分析。直流分析根據一系列直流輸入值計算電路的電壓和電流。交流分析確定電路中節點的相位和幅度，這對于檢查頻域中的電路行為可能很有用。

圖14.使用ADG1634L模型的SPICE仿真示例

更進一步，可以對更復雜的電路設計進行SPICE仿真，從而確定設計的性能。參見圖15中的示例。

圖15.LTspice中的正激有源鉗位電路SPICE仿真示例

哪種模型更適合您的仿真？

對于以下情形，IBIS模型可能非常適合電路仿真：

• 如果設計人員正在評估數字I/O緩沖器的行為特性，例如緩沖器阻抗、驅動強度、上升時間或下降時間

• 當您嘗試評估數字器件（如FPGA）時

• 關注信號完整性或器件數字I/O引腳連接到PCB走線時可能出現傳輸線錯誤的設計

另一方面，如果需要通過電路仿真更全面地了解器件性能，包括模擬、數字和電源引腳功能以及其連接到電路中的多個器件時的行為響應，則建議使用SPICE模型。應使用SPICE模型而不是IBIS模型的其他情形包括：

• 如需要評估器件在電路中使用時的功能及其行為性能時

• 需要評估器件在不同分析和域（時域或頻域）中的行為響應時

• 需要深入細致的節點分析并求解電路中的電流和電壓節點的復雜設計

結語

SPICE和IBIS模型在業界越來越受歡迎，因為這些模型可以幫助設計工程師在原型制作之前和期間驗證目標電路性能，從而節省設計成本和時間。這兩種模型本質上都是行為模型。一般而言，SPICE模型可復現元器件行為，包括引腳排列、引腳配置、功能和其他操作。IBIS模型使用電壓-電流和電壓-時間表格數據形式的參數來模擬器件的數字I/O行為。為了在仿真器中使用這些模型，SPICE和IBIS模型都需要隨附一個符號文件。SPICE模型仿真可預測器件的性能，包括其預期的引腳功能和配置，而IBIS模型仿真通常用于預測數字I/O引腳上出現的信號完整性問題，例如PCB仿真期間的阻抗失配、串擾、反射、下沖或過沖。選擇使用哪種模型取決于設計人員使用模型的目的。對于關注信號完整性、驅動強度或器件數字I/O引腳連接到PCB走線時可能出現傳輸線錯誤的設計，強烈建議使用IBIS模型。另一方面，如果通過電路仿真了解器件性能，包括在電路中使用時其模擬、數字和電源引腳的功能，那么建議使用SPICE模型。