日前，由中國計算機(jī)互連技術(shù)聯(lián)盟（CCITA聯(lián)盟）、深圳市連接器行業(yè)協(xié)會共同主辦的“第三屆中國互連技術(shù)與產(chǎn)業(yè)大會”開幕。奇異摩爾聯(lián)合創(chuàng)始人兼產(chǎn)品及解決方案副總裁祝俊東在《Chiplet互聯(lián)架構(gòu)分析及其關(guān)鍵技術(shù)》主題演講中，分享了Chiplet主流技術(shù)路線與應(yīng)用趨勢，同時也介紹了奇異摩爾解決方案的最新進(jìn)展。

受到數(shù)據(jù)中心基礎(chǔ)設(shè)施、芯片底層技術(shù)、創(chuàng)新應(yīng)用的推動，芯片內(nèi)、芯片間、服務(wù)器間，互連設(shè)備數(shù)量和數(shù)據(jù)量呈爆發(fā)式增長，多模塊、多設(shè)備、多場景的數(shù)據(jù)傳輸已成為重要的挑戰(zhàn)。

祝俊東認(rèn)為，隨著全球數(shù)據(jù)中心處理器正式邁進(jìn)Chiplet時代，各種處理器架構(gòu)趨向三種模式：以Intel Sapphire Rapids、Emerald Rapids為代表的 Multi-Die-Architecture；AMD Bergama、Genoa 為代表的Central-IO-Die-Architecture；以AWS Graviton 4為代表的Side-Interface-Die-Architecture。這三種模式分別對應(yīng)著不同的架構(gòu)和不同的互聯(lián)解決方案，各有優(yōu)勢。

Central-IO-Die-Architecture 模式基于先進(jìn)封裝，讓所有計算單元通過IO Die集中互聯(lián)，能顯著提升芯片的互聯(lián)性能；將IO Die與計算單元分離，有效壓縮計算單元面積，同時通過高帶寬、低延遲的通信實現(xiàn)更低的總體功耗。此外，IO Die中的互聯(lián)模塊對制程提升不敏感，可選擇采用不同于計算單元的成熟制程，從而降低量產(chǎn)成本。更為重要的是，這種設(shè)計允許采用在上一代產(chǎn)品中驗證過的IO Die，只需對計算單元進(jìn)行深度優(yōu)化即可將下一代產(chǎn)品快速推向市場。

今年6月，AMD 所推出的用于云原生應(yīng)用的 Bergamo 處理器和全新的 Zen 4c核心，正是IO Die復(fù)用的典型案例。Bergamo 通過采用與上一代Genoa相同的IO Die，使Zen 4c 在Bergamo客戶端的集成變得更簡單，有效降低設(shè)計、量產(chǎn)成本，縮短上市時間。

IO Die在AMD Zen系列的應(yīng)用，具有非同尋常的意義。不但開啟了全新的互聯(lián)紀(jì)元，更為AMD在與Intel在處理器市場的競爭中贏得了成本與TTM的關(guān)鍵優(yōu)勢。隨著先進(jìn)封裝技術(shù)的成熟與處理器Chiplet化的加速，IO Die逐漸拓展到了更為廣闊的應(yīng)用場景。在通用IO Die領(lǐng)域，奇異摩爾所自研的2.5D Die，能在多場景下，有效增強(qiáng)片內(nèi)互聯(lián)效率，降低設(shè)計和量產(chǎn)成本。

而以 Intel Sapphire Rapids為代表的Multi-Die架構(gòu)設(shè)計更為簡單，經(jīng)由Die2Die接口連接多個相同的芯粒，可以實現(xiàn)高性價比的芯粒整合。

據(jù)祝俊東介紹，奇異摩爾基于Chiplet架構(gòu)，建立了一整套由Die2Die IP、2.5D interposer、2.5D IO Die、3D Base Die組成的完整互聯(lián)產(chǎn)品體系。截至目前，公司所自研的一系列產(chǎn)品均已進(jìn)入發(fā)布階段。未來，奇異摩爾將基于自身產(chǎn)品體系，為數(shù)據(jù)中心、自動駕駛等多行業(yè)提供更高效的互聯(lián)解決方案。

未來，隨著數(shù)據(jù)中心芯片模塊化步伐不斷加快，互連性能將會變得愈發(fā)重要。奇異摩爾作為國內(nèi)乃至全球較早聚焦于互聯(lián)芯粒的企業(yè)，致力于從互聯(lián)層面解決復(fù)雜芯片內(nèi)部的通信挑戰(zhàn)。奇異摩爾希望能通過自身的互聯(lián)技術(shù)優(yōu)勢和 Chiplet 產(chǎn)業(yè)鏈資源，研發(fā)出更具通用化的互聯(lián)芯粒產(chǎn)品解決方案，幫助客戶迎接今天乃至未來的互聯(lián)挑戰(zhàn)。