摘要：碳化硅 SiC功率器件因其卓越的材料性能，表現出巨大的應用前景，其中金屬-氧化物-場效應晶體管 MOSFET是最重要的器件。3300 V SiC MOSFET 可應用于軌道交通和智能電網等大功率領域，能顯著提高效率，降低裝置體積。在這些應用領域中，對功率器件的可靠性要求很高，為此，針對自主研制的3300V SiC MOSFET 開展柵氧可靠性研究。首先，按照常規的評估技術對其進行了高溫柵偏 HTGB試驗；其次，針對高壓SiC MOSFET 的特點進行了漏源反偏時柵氧電熱應力的研究。試驗結果表明，在高壓 SiC MOSFET 中，漏源反偏時柵氧的電熱應力較大，在設計及使用時應尤為注意。

碳化硅 SiC（silicon carbide）功率器件因其卓越的材料優勢，近年來得到迅速發展。高壓、高頻、高溫和高功率密度等器件特性，使其在高效電能轉換領域有巨大的市場， 其中金屬-氧化物-場效應晶體管MOSFET的發展最引人關注。目前中、低壓 SiC MOSFET已經部分商業化，Cree、Rohm 和 Infineon 等公司先后推出了相關產品，被廣泛應用于電源、光伏和新能源汽車等領域。以 3300 V 為代表的高壓 SiC MOSFET 已經出現樣品， 并逐步在軌道交通和機車牽引等領域展開試用，大幅提升了系統的效率，降低系統體積。

與 Si 功率器件相同，SiC MOSFET 按照溝道方向可以分為平面型 MOSFET 和溝槽型 MOSFET。平面型 MOSFET 工藝相對簡單，但 JFET 區域會存在夾斷效應， 造成導通電阻增大；溝槽型MOSFET通過垂直溝道，解決了 JFET 區域電流夾斷的問題，降低了器件的導通電阻，同時縮小了芯片元胞結構的尺寸，以實現更大的電流能力，但 SiC 溝槽的刻蝕及氧化工藝難度較大，且溝槽底部的電場尖峰較高，容易造成提前擊穿，需要進行專門保護。

功率器件的可靠性是指在其工作邊界內長期使用的壽命， 通過加速老化試驗來進行研究。SiC MOSFET 可靠性的研究主要集中在柵極氧化層方面，由于 SiC 材料由 Si 和 C 兩種原子組成，柵極氧化層時通過熱氧化， 將 Si 元素變成 SiO2，C 則轉化為 CO 或者 CO2 排出，C 元素如不能順利排出，則會使氧化層質量下降， 造成器件可靠性下降。因此，SiC MOSFET 器件的柵氧可靠性問題是長期以來的研究熱點。

1. 3300 V SiC MOSFET

1.1 器件結構

采用平面柵技術，基于中車時代電氣半導體有限公司的工藝平臺完成 3300V SiC MOSFET 芯片的制造，其元胞截面結構見圖 1。其中，在外延層上通過離子注入工藝，依次形成 P 型基區與 N+重摻雜區， 然后完成柵極和源極的圖形化。P 型基區中間的區域被稱為“JFET 區”，該區域的尺寸對芯片的電流能力有直接影響。設計中對 JFET 區的寬度進行了分組， 分別設置了 2.5、3.5 和 4.5 μm 3 種結構。

1.2 參數性能

對完成制備的 3300V SiC MOSFET 器件，使用 Agilent B1505A 進行擊穿特性、閾值特性和輸出特性的測試，測試結果如圖 2 所示。

從測試結果來看， 器件在 3000V 電壓下漏電流 IDSS<1 μA，JFET 寬度為 4.5 μm 結構漏電流略大；器件的閾值電壓 Vth≈2.5 V，與設計無相關性；器件的漏極電流 IDS 與 JFET 關系很大，在 VGS=20 V、VDS=2V 時，3 種結構的漏極電流 IDS 依次為 8、7 和 5.0 A。

2.高溫柵偏試驗

2.1 試驗過程

高溫柵偏 HTGB（high temperature gate bias）試驗主要是對器件柵氧可靠性的考核，用于表征柵氧的質量及壽命等。挑選 6 只不同結構的 3300V SiC MOSFET 按照如下條件進行試驗：Ta=150 ℃，VDS=0 V，VGS=20 V，t=168 h。器件在 HTGB 試驗過程中， 柵極漏電 IGSS 的監控結果如圖 3 所示。從監控結果來看，考核過程中器件柵極漏電 IGSS 穩定，且小于 0.3 nA，未出現失效。

2.2 考核分析

對被考核的器件依次進行擊穿特性、閾值特性和輸出特性的測試， 并與考核前測試結果進行對比。考核前后的器件參數對比結果如圖 4 所示。

圖 4 中，在考核后的擊穿電壓測試中，被測 6只器件，有 3 只發生失效，擊穿電壓變為 0 V；失效器件的閾值特性與合格器件出現明顯差異，閾值曲線變軟，如圖 4（b）所示；而輸出特性與合格器件未發現明顯區別。結合圖 3 的監控數據，在考核過程中器件柵極漏電流小于 0.3 nA，監控數據正常。因此，失效應該是發生在 HTGB 試驗后擊穿電壓測試階段，在器件承受反向較高的偏壓時，柵氧化層被擊穿，造成柵源穿通，導致閾值電壓異常。

3.反偏柵應力試驗

針對擊穿特性評估中，出現柵氧的失效問題，基于 3300V SiC MOSFET 開展進一步研究，以評估高壓 SiC MOSFET 器件在反偏時柵氧的電應力問題。

3.1 試驗原理

在 MOSFET 擊穿電壓測試時， 漏極加高壓，源極與柵極短接接地， 實際存在漏源和漏柵 2 個漏電通道。漏源之間的漏電流 IDS 實際是 PN 結漏電流；漏柵之間的漏電流 IDG 實際是 MOSFET 器件在承受反偏電壓時柵氧的漏電流。圖 5 為該試驗的原理，通過 R1 和 R2 分別記錄漏柵電流 IDG 與漏源電流 IDS。

3.2 試驗條件

挑選 JFET 寬度為 2.5 μm 器件 2 只、JFET 寬度為 3.5 μm 器件 6 只、JFET 寬度為 4.5 μm 器件 2 只，共 10 只器件進行試驗，測試條件如下。

條件 1：Ta=150 ℃，VCC=30 V，t=30 min；

條件 2：Ta=150 ℃，VCC =1 500 V，t=60 min；

條件 3：Ta=150 ℃，VCC=2 000 V，t=120 min；

條件 4：Ta=175 ℃，VCC=2 000 V，t=60 min。

記錄漏源之間漏電流 IDS 和漏柵之間漏電流 IDG。

3.3 試驗結果

圖 6 為漏源之間漏電流 IDS 和漏柵之間漏電流IDG 的試驗結果。不同設計器件的 IDS 和 IDG 漏電與考核中電熱應力的關系如表 1 所示。

從圖 6 及表 1 可以看出， 對于 3 種不同 JFET寬度設計的 3300V SiC MOSFET。

（1）漏源之間的漏電流 IDS，主要是 PN 結漏電，隨著 VCC 的增大及溫度的升高而增大；不同器件的漏電有差別，受終端保護環設計、材料缺陷等影響較大，與 JFET 寬度設計無關。

（2）漏柵之間的漏電流 IDG，主要是柵氧的漏電流， 會隨著溫度的升高及柵氧電應力的增大而增大。在本次試驗中， 未直接給柵極施加電應力，但IDG 隨著漏源之間耐壓 VDS 的增大而增大，并且表現出與 JFET 寬度的相關性，JFET 寬度越寬， 該漏電越大。在 VDS=2000 V，Ta=175 ℃時，該漏電已達到50 nA，說明此時柵氧承受著很大的柵應力。

3.4 仿真驗證

SiC MOSFET 器件在承受漏源耐壓時， 如圖7所示， 正面的 P 型基區/N 型漂移層結擴展以承受電壓。隨著反向耐壓的增大，耗盡層（圖 7 中虛線）會繼續往垂直方向擴展。與此同時在器件橫向方面，同樣會存在電場擴展，造成 A 點的電勢升高。

借助 TCAD Sentaurus 仿真軟件，對漏源耐壓為2 000 V 時， 不同 JFET 寬度中柵氧下 0.01 μm 處的電勢進行仿真，結果如圖 8 所示，其中 X 表示沿著溝道方向的橫向距離，Y 表示柵氧下 0.01 μm 處。3 種JFET 寬度下，A 點（JFET 區中心點，柵氧下 0.01 μm處）的電勢分別達到 17.5、22.1 和 25 V。JFET 越寬，該點的電勢越高，這也能夠證明圖 6 中的試驗結果。

4.結語

通過對3300V SiC MOSFET 柵氧可靠性的試驗研究，發現不同芯片設計中，柵氧在 MOSFET 器件承受反偏電壓時所承受的應力不同。該電應力隨著反偏電壓的增大及溫度的升高而增大。針對這種現象，在高壓 SiC MOSFET 器件可靠性評估中應額外考慮；此外，需要在設計及應用中對該隱患加以重視。

來源：變流與逆變技術

審核編輯：湯梓紅