我們?cè)诔踔形锢砭蛯W(xué)過，電壓又稱電勢(shì)差，即任意兩個(gè)電勢(shì)/電位的差值，一般認(rèn)為無窮遠(yuǎn)處的電勢(shì)為0，通常說的“電壓”隱含條件就是相對(duì)于0電勢(shì)的差值，但這個(gè)“無窮遠(yuǎn)處的0電勢(shì)”太含糊了，實(shí)際電路分析的時(shí)候不可能去探測(cè)到它。好在電壓跟絕對(duì)電勢(shì)無關(guān)，它只是一個(gè)差值，因此我們可以任意選擇電路中某一個(gè)電位作為參考基準(zhǔn)點(diǎn)，人為規(guī)定它是0電勢(shì)點(diǎn)，則這個(gè)基準(zhǔn)點(diǎn)就稱為“地”（Ground）。

人為定義好“地”以后，電路中任一點(diǎn)的電壓就有了參考。說“電阻一端的電壓是5V”，實(shí)際上是說“電阻某一端對(duì)地的電壓是5V”，但如果說“電阻兩端的電壓是5V”，已經(jīng)明確了是以電阻的某一端作為參考，并不以“地”為參考。

根據(jù)應(yīng)用場(chǎng)合不同，又人為將“地”細(xì)分為“電源地”、“數(shù)字地”、“模擬地”、“射頻地”，有很多文章和理論分析介紹應(yīng)該如何處理電路中不同的“地”。本文僅淺談一下自己對(duì)“射頻地”的一些認(rèn)識(shí)。

微帶線回流的大小分布，如下圖所示。電流分布在微帶線的下方，且隨著距離微帶線正下方的距離越遠(yuǎn)，電流幅度越小。

電流的分布，可以近似用以下公式表示：

其中，d是在回流平面上距跡線中心線的水平距離，h是介質(zhì)厚度。

兩根平衡走線，如果靠的比較近，就會(huì)有一部分回流重疊，隨著d的距離的增大，在距離d范圍內(nèi)的電流越多，其數(shù)據(jù)關(guān)系如下表所示：

表中也可以通過對(duì)S（d）積分，然后進(jìn)行計(jì)算得到。比如對(duì)于d/h=2時(shí)，則在d=2h以外的電流即為：

而總電流為：

所以包含在-d~d以內(nèi)的電流的百分比為：

與上表中吻合。按同樣的計(jì)算方法，可計(jì)算出當(dāng)d=5h/10h/20h時(shí)，分別對(duì)應(yīng)的值為87.4%/93.7%/96.8%。

地孔怎么加？

接下來，看看在這個(gè)尺寸下，滿足3H原則么？

如果從這方面來看的話，整個(gè)射頻板可能只需要打幾個(gè)過孔就行了。不過，沒有見過這樣做的。一般射頻板都是被打成篩子的。

在算出來的λg/20比較大的時(shí)候，我一般是選擇2mm~2.5mm的間隔打，如果λg/20比較小，就適當(dāng)減小間隔，但是需要保證：

廠家能加工

不要把其他平面打斷（這在數(shù)字板中經(jīng)常需要注意，不要把電源平面打斷）

怎么看待打孔可以增加隔離度呢？

在文獻(xiàn)［3］中，用波導(dǎo)截止頻率的觀點(diǎn)來闡述了這個(gè)現(xiàn)象。

當(dāng)信號(hào)進(jìn)入小的縫隙或者非諧振盒子時(shí)，可以用波導(dǎo)的截止信號(hào)的衰減公式來估算。

不過，我按照這個(gè)公式算下來的話，發(fā)現(xiàn)，如果是一排過孔，孔間距是2mm，孔的大小是0.3mm的話，算出來的經(jīng)過過孔的衰減值才3.92dB，比我想象中的值小多了。這都有點(diǎn)讓我不相信這公式的正確性。

但是，當(dāng)看到文獻(xiàn)［4］時(shí)，我想，這公式可能是對(duì)的。文中，對(duì)下述原理圖進(jìn)行了仿真。

以下是仿真結(jié)果。發(fā)現(xiàn)量級(jí)也就在幾個(gè)dB左右。隔離度還是主要取決于兩個(gè)微帶線的距離。

差分線的布地

下面，再簡(jiǎn)單說一下差分線周圍的地線。

在給差分信號(hào)加保護(hù)地的時(shí)候，為了不破壞差分線之間的平衡關(guān)系，要求兩邊同時(shí)加地，而且要求地與差分線的距離至少要大于兩倍的差分線的間距，這個(gè)還需要考慮信號(hào)到參考層的距離（H）。

舉個(gè)例子，我們將對(duì)多層電路板進(jìn)行射頻線仿真，為了更好的做出對(duì)比，將仿真的PCB分為表層鋪地前的和鋪地后的兩塊板分別進(jìn)行仿真對(duì)比；表層未鋪地的PCB文件如下圖1所示（兩種線寬）：

圖1a：現(xiàn)款0.1016mm的射頻線（表層鋪地前）

圖1b：現(xiàn)款0.35mm的射頻線（表層鋪地前）

圖1：表層為鋪過地的PCB

首先將線寬不同的兩塊板（表層鋪地前）導(dǎo)入仿真軟件中，在目標(biāo)線上加入50Ω端口。針對(duì)不同線寬0.1016mm和0.35mm， 我們的仿真結(jié)果如圖2所示，圖中顯示的曲線是S21，仿真頻率范圍為800MHz-1GHz。

圖2a：表層為鋪地的S21（線寬0.1016mm）

圖2b：表層未鋪地的S21（線寬0.35mm）

圖2：表層未鋪地的S21

由圖中可以看到，在800MHz-1GHz的范圍內(nèi)，仿真的數(shù)據(jù)展示為小數(shù)點(diǎn)后一到兩位的數(shù)量級(jí)，0.35mm的損耗要比0.1016mm的線小一個(gè)數(shù)量 級(jí)，這是因?yàn)?.35mm的線寬在該板的層疊條件下其特征阻抗接近50Ω。 因此間接驗(yàn)證了我們所做的阻抗計(jì)算（用線寬約束）是有一定作用的。

接下來，我們做了表層鋪地后的同樣的仿真（800MHz-1GHz），導(dǎo)入的PCB文件如下圖：

圖3a：0.1016mm的射頻線（表層鋪地）

圖3b：0.35mm射頻線（表層鋪地）

圖3：表層鋪過地的PCB

仿真結(jié)果如下圖所示：

圖4a：表層鋪地后的S21（線寬0.1016mm）

圖4b：表層鋪地后的S21（線寬0.35mm）

圖4：表層鋪地后的S21

由圖中看到，仿真的數(shù)據(jù)顯示，該傳輸線的線損已經(jīng)是1-2 dB的數(shù)量級(jí)了，當(dāng)然0.35 mm的損耗要明顯小于0.1016 mm的。另外一個(gè)明顯的現(xiàn)象是相對(duì)于未鋪地的仿真結(jié)果，隨著頻率由800MHz到1GHz的增加，損耗趨大。

我們可以從仿真的結(jié)果中得到這樣一個(gè)結(jié)果：

射頻走線按50歐姆走，可以減小線損；

表層的鋪地事實(shí)上是將一部分RF信號(hào)能量耦合到了地上，造成了一定的損耗。因此PCB表層的鋪地應(yīng)該有所講究。盡量遠(yuǎn)離RF線。工程經(jīng)驗(yàn)是大于1.5倍的線寬。