TTL電路，即晶體管-晶體管邏輯電路，是一種基于雙極結(jié)型晶體管（BJT）的數(shù)字邏輯電路技術(shù)。TTL電路因其高速、中小規(guī)模集成度和相對(duì)較低的成本而廣泛應(yīng)用于數(shù)字系統(tǒng)和計(jì)算機(jī)硬件設(shè)計(jì)。

隨著半導(dǎo)體技術(shù)的發(fā)展，TTL電路已經(jīng)經(jīng)歷了多代產(chǎn)品的迭代，從最初的TTL到低功耗的LTTL，再到高速的STTL，每一代都在性能和功耗方面進(jìn)行了優(yōu)化。

TTL電路的基本原理是建立在兩個(gè)晶體管組成的開(kāi)關(guān)電路上。輸入端接收電壓信號(hào)，通過(guò)一個(gè)NPN型晶體管傳遞到輸出端的另一個(gè)PNP型晶體管，最終輸出一定的電壓水平，表示邏輯“1”或“0”。

當(dāng)輸入為高電平時(shí)，即邏輯“1”，NPN晶體管導(dǎo)通，使得PNP晶體管的基極電壓降低，從而PNP晶體管截止，輸出為高電平。

反之，當(dāng)輸入為低電平時(shí)，即邏輯“0”，NPN晶體管截止，PNP晶體管導(dǎo)通，輸出為低電平。這種設(shè)計(jì)使得TTL電路具有快速響應(yīng)和較強(qiáng)的驅(qū)動(dòng)能力。

在設(shè)計(jì)TTL電路時(shí)，工程師需要考慮以下幾個(gè)關(guān)鍵因素：

1.電源電壓：TTL電路通常需要5V的直流電源供電。電源的穩(wěn)定性對(duì)電路的性能至關(guān)重要。

2.輸入閾值：TTL電路的輸入閾值大約在1.4V左右，高于這個(gè)閾值的輸入被認(rèn)為是邏輯“1”，低于這個(gè)閾值的輸入被認(rèn)為是邏輯“0”。

3.輸出電平：TTL電路的輸出電平通常在3.5V以上為邏輯“1”，在1.5V以下為邏輯“0”。

4.扇出能力：這是指TTL電路能夠驅(qū)動(dòng)的標(biāo)準(zhǔn)負(fù)載數(shù)量。扇出能力取決于電路的設(shè)計(jì)和負(fù)載電容。

5.速度與功耗：TTL電路的速度和功耗是設(shè)計(jì)中需要平衡的兩個(gè)因素。高速的TTL電路往往功耗較大，而低功耗的TTL電路速度較慢。

TTL電路輸入正確接線圖

標(biāo)準(zhǔn)2輸入TTL電路

下圖為 2輸入TTL與非門(mén)的電路圖 。它有四個(gè)晶體管Q 1、Q 2、Q 3和Q 4。晶體管 Q 1在發(fā)射極側(cè)有 兩個(gè)輸入端 。三極管 Q 3和Q 4組成輸出端 ，稱(chēng)為圖騰柱輸出。

標(biāo)準(zhǔn)2輸入TTL電路

2 輸入 TTL 與非門(mén)的電路可能看起來(lái)很復(fù)雜。我們可以通過(guò)考慮 2 輸入 NPN 晶體管的二極管等效來(lái)簡(jiǎn)化其操作，如下圖所示。

標(biāo)準(zhǔn)2輸入TTL電路

在圖中， 二極管DA和DB代表晶體管Q 1的2輸入發(fā)射極結(jié) 。二極管 DC代表晶體管 Q2的集電極-基極結(jié)。

當(dāng)輸入 A 和 B 均為低電平時(shí)，兩個(gè)二極管均正向偏置。因此，由于電源電壓 +V CC = 5 V 而產(chǎn)生的電流將通過(guò) R 1 和兩個(gè)二極管 D A 和 D B 流向地面。

電源電壓在電阻 R 1中下降 ，不足以導(dǎo)通晶體管 Q 2。隨著 Q 2打開(kāi)，晶體管 Q 4也將截止。但是晶體管Q 3被拉高。由于 Q 3是射極跟隨器，因此端子的輸出也將為高電平，即 邏輯 1 。

當(dāng)任何一個(gè)輸入（A 或 B）為低時(shí)，具有低輸入的二極管將正向偏置。將發(fā)生與上述相同的操作，在這種情況下，輸出將為高電平。

當(dāng)輸入 A 和 B 均為高電平時(shí)，發(fā)射極-基極結(jié)處的兩個(gè)二極管都將反向偏置。集電極-基極結(jié)處的二極管 D C正向偏置。它將打開(kāi)晶體管 Q 2。隨著Q 2導(dǎo)通，晶體管Q 4也將導(dǎo)通。

輸出端的兩個(gè)晶體管都將導(dǎo)通，因此終端輸出將具有低電平，這被視為邏輯 0。