精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

求一種減法器的設(shè)計(jì)方案

冬至子 ? 來(lái)源:網(wǎng)絡(luò)整理 ? 作者:網(wǎng)絡(luò)整理 ? 2024-02-19 11:05 ? 次閱讀

半減器

半減器(Half Subtractor,HS),二輸入、二輸出變量函數(shù)模塊。一個(gè)半減器模塊有兩個(gè)輸入 x、y 和兩個(gè)輸出 D、B,其中 x 稱(chēng)為被減數(shù),y稱(chēng)為減數(shù); D 稱(chēng)為差,B 稱(chēng)為借位輸出信號(hào)。半減器是只有兩個(gè)輸入變量、兩個(gè)輸出變量,無(wú)借位輸入的一位減法器, 半減器的真值表如圖3所示。

圖3 半減器真值表

由半減器的真值表可推導(dǎo)出半減器的邏輯表達(dá)式為:

D=x⊕y (“⊕”表示異或運(yùn)算)

B=-x·y (“-”表示非運(yùn)算,“·”表示與運(yùn)算)

半減器的門(mén)級(jí)邏輯電路

圖4 半減器的符號(hào)

由半減器模塊的邏輯表達(dá)式我們可以得到最常用的半減器模塊門(mén)級(jí)的邏輯電路圖和半減器模塊的符號(hào),如圖4所示。

全減器

一個(gè)全減器模塊有三個(gè)輸入 a i 、bi和 B i ,兩個(gè)輸出 D i 、B i+1 ,其中 ai稱(chēng)為被減數(shù),bi稱(chēng)為減數(shù),Di稱(chēng)為差,Bi稱(chēng)為第 i 位的借位輸入信號(hào),Bi+1稱(chēng)為第 i 位的借位輸出信號(hào)。

全減器是包含低位借位的三個(gè)輸入變量、兩個(gè)輸出變量的一位減法器,在半減器的基礎(chǔ)上再加一個(gè)低位借位輸入位,全減器的真值表如圖5所示。

圖5

由全減器的真值表推導(dǎo)出全減器的邏輯表達(dá)式為:

Di**=a i ⊕b i ⊕B**i

Bi+1**=(a i ⊕b i )·b i +(a i ⊕b i )·B**i

1.jpg

圖6 全減器的門(mén)級(jí)邏輯電路

圖7 全減器的符號(hào)

由全減器的邏輯表達(dá)式可以得到全減器模塊門(mén)級(jí)的邏輯電路圖和全減器模塊的符號(hào),分別如圖6、圖7所示

對(duì)于 n 位的二進(jìn)制數(shù),將兩個(gè) n 位的二進(jìn)制數(shù)相減得到一個(gè) n 位的二進(jìn)制的差以及一個(gè) 1 位的借位輸出信號(hào),這個(gè)借位輸出信號(hào)可以作為它下一位的借位輸入信號(hào),或者作為一個(gè)溢出標(biāo)志,圖8為一個(gè) n 位減法器電路的一般表示符號(hào)(其中 a、b 和 D 是 n 位的二進(jìn)制數(shù),Bn是 1 位的二進(jìn)制數(shù))

1.jpg

圖8 n位減法器

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 邏輯電路
    +關(guān)注

    關(guān)注

    13

    文章

    494

    瀏覽量

    42581
  • 門(mén)電路
    +關(guān)注

    關(guān)注

    7

    文章

    199

    瀏覽量

    40127
  • 全減器
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    4857
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    數(shù)字電路中加法器減法器邏輯圖分析

    多位二進(jìn)制減法器,是由加法電路構(gòu)成的;在加法電路的基礎(chǔ)上,減法與加法采用同套電路,實(shí)現(xiàn)加減法共用。
    發(fā)表于 09-01 16:02 ?2.3w次閱讀
    數(shù)字電路中加<b class='flag-5'>法器</b>和<b class='flag-5'>減法器</b>邏輯圖分析

    減法器電路與原理 減法器電路圖分享

    減法器一種電路,它可以實(shí)現(xiàn)二進(jìn)制數(shù)字的減法運(yùn)算。減法器的工作原理基于位運(yùn)算和進(jìn)位/借位機(jī)制。
    的頭像 發(fā)表于 02-19 09:36 ?7553次閱讀
    <b class='flag-5'>減法器</b>電路與原理 <b class='flag-5'>減法器</b>電路圖分享

    如何設(shè)計(jì)個(gè)16比特的減法器呢?

    減法電路是基本集成運(yùn)放電路的一種,算術(shù)運(yùn)算電路主要包括數(shù)字**加法器電路、數(shù)字減法器電路、數(shù)字乘法器電路和數(shù)字除
    的頭像 發(fā)表于 02-19 10:00 ?823次閱讀
    如何設(shè)計(jì)<b class='flag-5'>一</b>個(gè)16比特的<b class='flag-5'>減法器</b>呢?

    菜鳥(niǎo)請(qǐng)教個(gè)運(yùn)放減法器的問(wèn)題

    `個(gè)關(guān)于減法器的困惑。如圖,(Ui2-Ui1)*Rf/R1=Uo是這個(gè)負(fù)反饋減法器的性質(zhì)。如果運(yùn)放的電源我接的是Vcc和地,而不是+Vcc以及-Vcc;而且假設(shè)Ui1=1/2Vcc, Ui2
    發(fā)表于 06-27 16:50

    減法器設(shè)計(jì)異常

    如圖用op07做的減法器,不管正向輸入端和反向輸入端如何輸入,輸出都不滿足減法器的理論值,大神指導(dǎo)下謝謝!!!
    發(fā)表于 02-14 15:09

    個(gè)是減法器?負(fù)反饋在減法器電路中的原理?

    下圖哪個(gè)電路是減法器?按照書(shū)上的電路,減法器應(yīng)該構(gòu)成負(fù)反饋,可是把運(yùn)放接成正反饋之后,輸出卻沒(méi)有變化,那么負(fù)反饋或者正反饋在電路中的作用是什么呢?問(wèn)題來(lái)自論壇里的這個(gè)電路,看到構(gòu)成的是正反饋
    發(fā)表于 08-31 19:46

    設(shè)計(jì)個(gè)基于RS觸發(fā)器余3碼十進(jìn)制減法器

    設(shè)計(jì)個(gè)基于RS觸發(fā)器余3碼十進(jìn)制減法器設(shè)計(jì)步驟和仿真步驟。謝謝各位大神.
    發(fā)表于 11-28 11:25

    如何用最簡(jiǎn)單的方法設(shè)計(jì)個(gè)減法器

    如何設(shè)計(jì)個(gè)兩位的十進(jìn)制減法器啊?最簡(jiǎn)方法,希望能有電路圖。謝謝
    發(fā)表于 04-27 16:27

    本的二進(jìn)制加法/減法器,本的二進(jìn)制加法/減法器原理

    本的二進(jìn)制加法/減法器,本的二進(jìn)制加法/減法器原理   兩個(gè)二進(jìn)制數(shù)字Ai,Bi和個(gè)進(jìn)位輸入Ci相加,產(chǎn)生個(gè)和輸出Si,以及個(gè)進(jìn)位
    發(fā)表于 04-13 11:11 ?5265次閱讀

    減法器電路

    減法器電路 個(gè)通常的應(yīng)用就是用于去除立體聲磁帶中的原唱而留下伴音(在錄制時(shí)兩通道中的原唱電平是樣的,但是伴音是略有不同的)。
    發(fā)表于 04-24 10:45 ?9780次閱讀
    <b class='flag-5'>減法器</b>電路

    帶輸入緩沖的減法器電路

    帶輸入緩沖的減法器電路
    發(fā)表于 09-04 21:32 ?2894次閱讀
    帶輸入緩沖的<b class='flag-5'>減法器</b>電路

    8位加法器減法器設(shè)計(jì)實(shí)習(xí)報(bào)告

    8位加法器減法器設(shè)計(jì)實(shí)習(xí)報(bào)告
    發(fā)表于 09-04 14:53 ?134次下載

    減法器電路設(shè)計(jì)方案匯總(五款模擬電路設(shè)計(jì)原理圖詳解)

    本文為大家?guī)?lái)五減法器電路設(shè)計(jì)方案介紹。
    發(fā)表于 01-17 11:29 ?9.2w次閱讀
    <b class='flag-5'>減法器</b>電路<b class='flag-5'>設(shè)計(jì)方案</b>匯總(五款模擬電路設(shè)計(jì)原理圖詳解)

    基于OP07的減法器設(shè)計(jì)

    基于OP07的減法器設(shè)計(jì)
    發(fā)表于 05-15 09:17 ?13次下載

    FPGA常用運(yùn)算模塊-加減法器和乘法器

    本文是本系列的第二篇,本文主要介紹FPGA常用運(yùn)算模塊-加減法器和乘法器,xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開(kāi)發(fā)使用。
    的頭像 發(fā)表于 05-22 16:13 ?4645次閱讀
    FPGA常用運(yùn)算模塊-加<b class='flag-5'>減法器</b>和乘<b class='flag-5'>法器</b>