什么是雙穩(wěn)態(tài)多諧振蕩器？

雙穩(wěn)態(tài)多諧振蕩器（bistable multivibrator）也被稱為雙穩(wěn)態(tài)電路或觸發(fā)器，是一種特殊的電子電路，具有兩個穩(wěn)定的工作狀態(tài)。這種電路可以在兩個狀態(tài)之間切換，通常需要一個觸發(fā)信號來改變其狀態(tài)。在沒有外來觸發(fā)信號的作用下，雙穩(wěn)態(tài)電路會保持在其原來的穩(wěn)定狀態(tài)。

雙穩(wěn)態(tài)多諧振蕩器的兩個穩(wěn)定狀態(tài)通常表示為高電平（邏輯“1”）和低電平（邏輯“0”），這使其非常適合于作為數(shù)字電路的基本組成部分，用于存儲和傳輸二進制信息。這種電路可以用作觸發(fā)器或鎖存器，是構(gòu)成時序邏輯電路以及各種復(fù)雜數(shù)字系統(tǒng)的基本邏輯單元。

雙穩(wěn)態(tài)多諧振蕩器的另一個重要特點是其輸出信號的穩(wěn)定性和可靠性。由于它具有兩個穩(wěn)定狀態(tài)，因此輸出信號的相位和頻率非常穩(wěn)定，這對于需要高精度測量、時基同步等應(yīng)用非常適用。

在電路實現(xiàn)上，雙穩(wěn)態(tài)多諧振蕩器可以使用不同的電子元件來實現(xiàn)，如晶體管、集成電路等。其中，使用晶體管的雙穩(wěn)態(tài)鎖存電路是一種常見的實現(xiàn)方式，其電路結(jié)構(gòu)簡單，易于實現(xiàn)，被廣泛應(yīng)用于各種自動化控制系統(tǒng)中。

總之，雙穩(wěn)態(tài)多諧振蕩器是一種重要的電子電路，具有兩個穩(wěn)定狀態(tài)，可用于存儲和傳輸二進制信息，廣泛應(yīng)用于數(shù)字電路、時序邏輯電路和復(fù)雜數(shù)字系統(tǒng)中。

接下來小編給大家分享一些雙穩(wěn)態(tài)多諧振蕩器電路圖，以及簡單分析它們的工作原理。

雙穩(wěn)態(tài)多諧振蕩器電路圖分享

1、使用BJT的雙穩(wěn)態(tài)多諧振蕩器電路圖

下面是使用兩個NPN 雙極結(jié)型晶體管(BJT) Q1和Q2設(shè)計的電路以及四個電阻器RC1、RC2、R1和R2。

首先，我們假設(shè) SPDT 開關(guān)位于位置 1，該位置又將晶體管Q1的基極接地。結(jié)果，Q1將關(guān)閉（截止區(qū)域），而其集電極將保持在 VCC，因此 O1的輸出將變高。這進而正向偏置晶體管Q2的BE結(jié)，將其切換為導(dǎo)通（進入飽和操作模式）。由此，集電極電流流過集電極電阻RC2 ，使Q2的集電極端子對地短路。因此，對于這種情況，O2端子處的輸出變低。

除非外部觸發(fā)，否則電路的這種狀態(tài)無限期地保持不變。在這種情況下，將開關(guān)位置從 1 更改為 2 的操作就像電路的外部觸發(fā)器一樣。這樣做時，晶體管 Q2的基極將接地，將其關(guān)閉（截止區(qū)域）。這也導(dǎo)致V CC出現(xiàn)在Q2的集電極端子處，進而導(dǎo)致O2端子處的高輸出。此外，在這種狀態(tài)下，Q1將導(dǎo)通（進入飽和工作模式），因為它的基極通過R 2連接到Q2的集電極端子。因此，Q 1的集電極端子將短路接地，導(dǎo)致端子 O 1處的輸出變低。電路的這種狀態(tài)再次保持，直到再次觸發(fā)。

2、使用555定時器的雙穩(wěn)態(tài)多諧振蕩器電路圖

在這些電路中，輸出在兩種狀態(tài)下都是穩(wěn)定的。這些狀態(tài)是使用外部觸發(fā)器激活的，但與單穩(wěn)態(tài)多諧振蕩器)不同，它不會返回到其獨特的狀態(tài)。需要另一個觸發(fā)器才能發(fā)生這種情況。這個過程與觸發(fā)器有關(guān)。沒有 RC 計時網(wǎng)絡(luò)，因此沒有預(yù)期參數(shù)。該電路可用于設(shè)計雙穩(wěn)態(tài)多諧振蕩器。

Pin2 和 pin4 是觸發(fā)和復(fù)位輸入引腳，通過上拉電阻保持高電平，而 pin6（閾值輸入）則簡單接地。如此配置后，將觸發(fā)器拉至接地片刻即可執(zhí)行“SET”操作，并將 pin3（輸出引腳）更改為 Vcc（高狀態(tài)）。將閾值 i/p 拉至電源執(zhí)行“重置”操作，并將輸出引腳更改為 GND（低狀態(tài)）。雙穩(wěn)態(tài)配置不需要電容器。

3、使用晶體管的雙穩(wěn)態(tài)多諧振蕩器電路圖

上述電路是一個具有兩個輸出的雙穩(wěn)態(tài)多諧振蕩器電路，定義了電路的兩個穩(wěn)定狀態(tài)。

最初，當(dāng)開關(guān)處于A位置時，晶體管T1的基極處于地電位，因此截止。同時，晶體管T2的基極處于較高電位，開始導(dǎo)通。這導(dǎo)致輸出引腳 1 直接接地，Vout1 處于邏輯低電平。 T1集電極的輸出pin2直接連接Vcc，Vout2為邏輯高電平。

現(xiàn)在，當(dāng)開關(guān)處于 B 位置時，晶體管動作相反（T1 導(dǎo)通，T2 截止），輸出狀態(tài)也相反。

4、使用邏輯門的雙穩(wěn)態(tài)多諧振蕩器電路圖

雙穩(wěn)態(tài)多諧振蕩器最簡單的形式是 SR 鎖存器，由邏輯門實現(xiàn)。

假設(shè)初始輸出處于邏輯高電平（Set）并且輸入觸發(fā)信號處于邏輯低信號（Reset）。這導(dǎo)致與非門1的輸出處于邏輯高電平。由于U2的兩個輸入均為邏輯高電平，因此輸出為邏輯低電平。

由于U3的兩個輸入均為邏輯高電平，因此輸出為邏輯低電平，即Reset。對于輸入處的邏輯高信號，會發(fā)生相同的操作，并且電路在 0 和 1 之間改變狀態(tài)。正如所見，多振蕩器的邏輯門的使用實際上是數(shù)字邏輯電路的示例。

5、使用555定時器的雙穩(wěn)態(tài)多諧振蕩器電路圖

雙穩(wěn)態(tài)多諧振蕩器中的555定時器不需要使用任何電容器；相反，在接地與引腳 2 和 4 之間使用 SPDT 開關(guān)。

當(dāng)開關(guān)位置使得引腳2與引腳6一起接地時，比較器1的輸出為邏輯低信號，而比較器2的輸出為邏輯高信號。這會重置 SR 觸發(fā)器，并且觸發(fā)器的輸出為邏輯低電平。因此定時器的輸出是邏輯高信號。

當(dāng)開關(guān)位置為引腳4或觸發(fā)器的復(fù)位引腳接地時，SR觸發(fā)器被置位，輸出為邏輯高電平。定時器的輸出為邏輯低信號。因此，根據(jù)開關(guān)位置，獲得高脈沖和低脈沖。

6、順序切換雙穩(wěn)態(tài)多諧振蕩器電路圖

通過施加單個觸發(fā)脈沖來實現(xiàn)兩種狀態(tài)之間的切換，這又會導(dǎo)致“ON”晶體管變?yōu)椤癘FF”而“OFF”晶體管變?yōu)椤癘N”負(fù)極觸發(fā)脈沖的一半。電路將依次通過向每個基極施加脈沖來順序切換，這是通過使用偏置二極管作為轉(zhuǎn)向電路的單個輸入觸發(fā)脈沖實現(xiàn)的。

然后應(yīng)用第一個負(fù)脈沖開關(guān)每個晶體管的狀態(tài)和第二脈沖負(fù)脈沖的施加將晶體管重置回其作為二分頻計數(shù)器的原始狀態(tài)。同樣，我們可以去掉二極管，電容和反饋電阻，并將各個負(fù)觸發(fā)脈沖直接施加到晶體管基極。

雙穩(wěn)態(tài)多諧振蕩器有許多應(yīng)用產(chǎn)生置位復(fù)位，SR用于計數(shù)電路的觸發(fā)器電路，或用作計算機中的一位存儲器存儲裝置。雙穩(wěn)態(tài)觸發(fā)器的其他應(yīng)用包括分頻器，因為輸出脈沖的頻率恰好是觸發(fā)輸入脈沖頻率的一半（ f / 2 ），因為它們從單個輸入改變狀態(tài)脈沖。換句話說，電路產(chǎn)生頻分，因為它現(xiàn)在將輸入頻率除以因子2（倍頻程）。