精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA BGA推薦設(shè)計規(guī)則和策略(二)

FPGA技術(shù)實(shí)戰(zhàn) ? 來源:FPGA技術(shù)實(shí)戰(zhàn) ? 2024-05-01 10:45 ? 次閱讀

引言:上一篇介紹了BGA封裝PCB層數(shù)估計、BGA焊盤設(shè)計、過孔設(shè)計、信號走線等內(nèi)容,本文我們介紹下FPGA BGA封裝電源管腳布線。

1. 概述

工程師必須在設(shè)計階段早期評估功率需求,以確保有足夠的層和面積為需要功率的BGA焊盤提供足夠的功率。因?yàn)榇蠖鄶?shù)BGA電源引腳位于BGA區(qū)域的中心,所以電流行進(jìn)的路徑穿過BGA區(qū)域中的無數(shù)過孔。過孔之間的空間可以保守地承載約0.05A/mil的走線寬度(對于0.5盎司的銅)。過孔之間的跡線寬度由過孔的節(jié)距(通常與BGA的節(jié)距相同)、過孔鉆頭直徑和制造廠定義的鉆銅規(guī)格來定義。下圖顯示了如何計算可以通過每個通路的電流量。確保電源平面足夠?qū)挘銐虬荩员銥锽GA電源球提供所需的安培數(shù)。以下方程可用于計算每個通道的電流:

570f170a-01d6-11ef-a297-92fbcf53809c.png

575cf434-01d6-11ef-a297-92fbcf53809c.png

圖1:BGA區(qū)域內(nèi)的電力輸送(0.5盎司銅)

下表顯示了0.8 mm和1.0 mm間距器件的每個通道的電流值。由于0.5mm器件的間距非常細(xì),因此不可能在標(biāo)準(zhǔn)過孔之間布線。為了到達(dá)電源平面,對于0.5mm焊盤器件建議通過BGA焊盤下的微過孔實(shí)現(xiàn)與電源層互聯(lián)。

表1:0.8 mm、0.92 mm和1.0 mm器件的每通道電流計算

57a06322-01d6-11ef-a297-92fbcf53809c.png

2. 用于遠(yuǎn)距離電壓感測線(Sense Lines)的PCB布線

為了正確補(bǔ)償由于高電流負(fù)載引起的PCB上的IR電壓降,電壓調(diào)節(jié)器模塊(VRM)感測線的正確布線對于在ACAP管芯處保持適當(dāng)?shù)碾妷弘娖街陵P(guān)重要。

注意:由于調(diào)節(jié)器的設(shè)計、引腳和要求各不相同,請務(wù)必始終遵循VRM供應(yīng)商的感應(yīng)線建議。

2.1 感應(yīng)線的用途

由于電壓調(diào)節(jié)器通常與它們供電的設(shè)備相距很遠(yuǎn),因此在調(diào)節(jié)器和負(fù)載的主要點(diǎn)之間的電壓通常存在DC電壓IR下降,特別是在存在高電流負(fù)載的情況下。如果調(diào)節(jié)器沒有考慮到這種下降,負(fù)載點(diǎn)的電壓可能比調(diào)節(jié)器看到的要低很多。由此產(chǎn)生的較低電壓可能超出正確器件操作所需的極限。下圖說明了電流的方向和由此產(chǎn)生的電壓降。

57dd3626-01d6-11ef-a297-92fbcf53809c.png

圖2:VRM和負(fù)載點(diǎn)之間的直流電壓降

為了克服這種電壓降,調(diào)節(jié)器實(shí)現(xiàn)了從調(diào)節(jié)器直接連接到負(fù)載點(diǎn)的感測線。這些感測線是調(diào)節(jié)器和負(fù)載點(diǎn)之間的直接跡線,不攜帶任何電流。因?yàn)樗鼈儾粩y帶任何電流,所以調(diào)節(jié)器感測引腳處的電壓與負(fù)載點(diǎn)處的電壓完全相同。因此,調(diào)節(jié)器可以根據(jù)需要適當(dāng)?shù)卣{(diào)節(jié)其輸出電壓,使得負(fù)載點(diǎn)處的電壓在所需的規(guī)格內(nèi)。下圖說明了從VRM到負(fù)載點(diǎn)的感測線的放置和布線。

58066c62-01d6-11ef-a297-92fbcf53809c.png

圖3:感應(yīng)線示例

2.2 感應(yīng)線的局限性

1)電壓差

因?yàn)楦袦y線只能放置在負(fù)載點(diǎn)的一個位置,所以感測點(diǎn)前面的其他區(qū)域可能顯示出更高的電壓,而負(fù)載點(diǎn)之外的點(diǎn)可能顯示出更低的電壓。下圖說明了這種電壓差異。當(dāng)電流從VRM流到負(fù)載點(diǎn)時,點(diǎn)V1處的電壓高于V2處的感測點(diǎn)。同樣地,點(diǎn)V3處的電壓低于感測點(diǎn)V2處的電壓。

58422810-01d6-11ef-a297-92fbcf53809c.png

圖4:BGA引腳中不同點(diǎn)的電壓 2)只有一個感測引腳的VRM

某些VRM不包括用于接地的感測引腳。這種布置的主要限制是VRM不考慮負(fù)載點(diǎn)處接地電壓的波動,導(dǎo)致電壓調(diào)節(jié)不太精確。

2.3 帶專用檢測引腳的ACAP

Select Versal ACAP包含用于VCCINT及其相關(guān)接地回路的專用遠(yuǎn)程電壓感測引腳。它們提供了對模具最接近的觀察。下圖顯示了具有專用感測引腳的ACAP的推薦感測線路布線。

?在ACAP附近放置內(nèi)聯(lián)0Ω電阻器

○ 需要電阻器來確保感測線被布線為跡線,并且不會掉到平面上。

?將感應(yīng)線路布線為50Ω松耦合差動傳輸線路:

○ 需要接地才能感應(yīng)到電源和接地之間的真正差異。

588c5bb0-01d6-11ef-a297-92fbcf53809c.png

圖5:專用感測引腳布線

2.4 無專用檢測引腳的ACAPS

對于沒有專用感測引腳的ACAP,感測線連接應(yīng)連接到盡可能靠近ACAP上最重要負(fù)載點(diǎn)的BGA球。這可以通過直流模擬或Vivado工具中的設(shè)備視圖進(jìn)行最佳估計。如果無法估計負(fù)載點(diǎn),建議將感測連接朝向BGA引腳場的中心。將球放置在離調(diào)節(jié)器最遠(yuǎn)的位置也是一種選擇,但不太可取。

?在ACAP附近放置內(nèi)聯(lián)0Ω電阻器:

○ 需要電阻器來確保感測線被布線為跡線,并且不會掉到平面上。

?將感應(yīng)線路布線為50Ω松耦合差動傳輸線路:

○ 需要接地才能感應(yīng)到電源和接地之間的真正差異。

為了實(shí)現(xiàn)最佳的功率傳輸,確保連接到感測線的球完全連接到它們各自的平面,即,不要將它們作為“間諜孔”未連接(見下圖)。

58f2dc78-01d6-11ef-a297-92fbcf53809c.png圖6:沒有專用感測引腳的布線

2.5 路由隧道和感測線的使用

一些Versal ACAP具有專門放置的BGA引腳的專用“隧道”(Tunnel),以便以最小的IR壓降提供最大的功率傳輸。這種所謂的路由隧道消除了導(dǎo)致電源平面出現(xiàn)孔洞的過孔阻擋區(qū)域。布線通道中的引腳不會直接連接到ACAP上的管芯。這些引腳的存在只是為了使VCCINT的PCB布線平面不需要來自其他信號或電源軌的過孔。

下圖顯示了帶有VCCINT引腳字段的VC1902-A2197器件的BGA引腳區(qū)域。布線隧道區(qū)域中的引腳不需要到下面的VCCINT平面的過孔,因此在向VCCINT供電的金屬平面中沒有孔。最佳感測線放置在VCCINT引腳場上路由隧道外部的任何點(diǎn)上。

5945b920-01d6-11ef-a297-92fbcf53809c.png

圖7:帶VCCINT路由隧道的VC1902-A2197

下圖顯示了帶有VCCINT引腳字段的VM1802-C1760器件的BGA引腳字段。該設(shè)備上沒有路由隧道,因此BGA上的功率平面具有過孔擋板,從而降低了功率傳輸效率。建議在該引腳場中心附近的任何位置放置感測線。

5a712276-01d6-11ef-a297-92fbcf53809c.png

圖8:VM1802-C1760 VCCINT引腳區(qū)域

審核編輯:劉清
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1626

    文章

    21677

    瀏覽量

    601986
  • BGA
    BGA
    +關(guān)注

    關(guān)注

    4

    文章

    537

    瀏覽量

    46734
  • VRM
    VRM
    +關(guān)注

    關(guān)注

    0

    文章

    30

    瀏覽量

    12666
  • 電壓調(diào)節(jié)器

    關(guān)注

    3

    文章

    147

    瀏覽量

    17846
  • 負(fù)載電壓
    +關(guān)注

    關(guān)注

    0

    文章

    49

    瀏覽量

    2794

原文標(biāo)題:Xilinx FPGA BGA推薦設(shè)計規(guī)則和策略(二)

文章出處:【微信號:FPGA技術(shù)實(shí)戰(zhàn),微信公眾號:FPGA技術(shù)實(shí)戰(zhàn)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    XILINXFPGA有沒有不是BGA的封裝?

    XILINXFPGA有沒有不是BGA的封裝,可手工焊的,工業(yè)級,能實(shí)現(xiàn)工業(yè)以太網(wǎng)的型號?
    發(fā)表于 05-02 16:19

    BGA芯片的布線規(guī)則

    BGA芯片的布線規(guī)則
    發(fā)表于 05-19 15:25

    如何正確設(shè)計BGA封裝?BGA設(shè)計規(guī)則是什么?

    如何正確設(shè)計BGA封裝?BGA設(shè)計規(guī)則是什么?BGA有什么局限性?
    發(fā)表于 04-25 07:31

    BGA出線規(guī)則

    BGA出線規(guī)則
    發(fā)表于 05-07 13:54 ?0次下載

    Xilinx_FPGA系列入門教程()—Xilinx_FPA

    Xilinx FPGA系列入門教程()——Xilinx FPAG開發(fā)環(huán)境的配置
    發(fā)表于 01-18 15:30 ?34次下載

    Xilinx_FPGA系列入門教程(一)—如何搭建Xilinx

    Xilinx FPGA系列入門教程(一)——如何搭建Xilinx FPGA開發(fā)環(huán)境
    發(fā)表于 01-18 15:30 ?45次下載

    NBP7_Xilinx_Virtex-II_BGA456_Rev1.10

    NBP7 Xilinx Virtex-II BGA456 Rev1.10
    發(fā)表于 02-17 14:48 ?0次下載

    NBP8_Xilinx_Virtex-II_Pro_BGA456

    NBP8 Xilinx Virtex-II Pro BGA456 Rev1.01
    發(fā)表于 02-17 14:48 ?0次下載

    NBP12_Xilinx_Spartan-IIE_BGA456

    NBP12 Xilinx Spartan-IIE BGA456 Rev1.00
    發(fā)表于 02-17 14:49 ?0次下載

    NBP11_Xilinx_Spartan-III_BGA456

    NBP11 Xilinx Spartan-III BGA456 Rev1.01
    發(fā)表于 02-17 15:05 ?0次下載

    Xilinx FPGA的Maxim參考設(shè)計

    Xilinx FPGA的Maxim參考設(shè)計
    發(fā)表于 10-31 09:59 ?23次下載
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的Maxim參考設(shè)計

    Xilinx FPGA電源TI解決方案(2)

    使用TI解決方案為Xilinx新型FPGA提供電源(
    的頭像 發(fā)表于 08-21 01:40 ?2494次閱讀

    Xilinx BGA設(shè)備的推薦設(shè)計規(guī)則策略的用戶指南免費(fèi)下載

    Xilinx UltraScale?體系結(jié)構(gòu)、7系列和6系列設(shè)備包含各種各樣的軟件包,旨在實(shí)現(xiàn)最大的性能和最大的靈活性。這些包裝有三種螺距尺寸:1.0 mm、0.8 mm和0.5 mm。一般來說
    發(fā)表于 02-19 16:20 ?5次下載
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>BGA</b>設(shè)備的推薦設(shè)計<b class='flag-5'>規(guī)則</b>和<b class='flag-5'>策略</b>的用戶指南免費(fèi)下載

    Xilinx 7系列FPGA介紹

    Xilinx 7系列FPGA概覽 文章目錄 Xilinx 7系列FPGA概覽 1.Xilinx的四個工藝級別 2.Virtex、Kintex
    的頭像 發(fā)表于 11-13 18:03 ?1.5w次閱讀

    Xilinx FPGA BGA設(shè)計:NSMD和SMD焊盤的區(qū)別

    Xilinx建議使用非阻焊定義的(NSMD)銅材BGA焊盤,以實(shí)現(xiàn)最佳板設(shè)計。NSMD焊盤是不被任何焊料掩模覆蓋的焊盤,而阻焊定義的(SMD)焊盤中有少量阻焊層蓋住焊盤平臺。
    發(fā)表于 04-19 11:05 ?2542次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b> <b class='flag-5'>BGA</b>設(shè)計:NSMD和SMD焊盤的區(qū)別