2024年5月11日，知名科技企業新思科技（Synopsys， Inc.， SNPS）公布與臺灣積體電路股份有限公司（TSMC）的深度合作，涉及先進工藝節點設計的EDA和IP領域。此次合作成果已成功運用于人工智能（AI）、高性能計算（HPC）以及移動設備設計等多個領域。近期，雙方聯手優化了光子集成電路（PIC）流程，滿足了硅光子技術對更高功率、性能及晶體管密度的需求。值得一提的是，新思科技的數字和模擬設計流程備受行業贊譽，適用于臺積公司的N3/N3P和N2工藝技術。目前，兩家公司正致力于研發下一代AI驅動型芯片設計流程——新思科技DSO.ai?，旨在提升設計效率和芯片設計生產力。同時，新思科技也為臺積公司的N2/N2P工藝開發了豐富的基礎和接口IP產品組合。此外，新思科技、是德科技（Keysight）與Ansys聯合推出全新集成射頻（RF）設計遷移流程，協助客戶從臺積公司N16工藝節點順利過渡至N6RF+工藝節點。

新思科技EDA事業部戰略與產品管理副總裁Sanjay Bali表示：“新思科技在可投產的EDA流程和支持3Dblox標準的3DIC Compiler光子集成方面的先進成果，結合我們廣泛的IP產品組合，使得我們與臺積公司能夠助力開發者基于臺積公司先進工藝加速下一代芯片設計創新。我們與臺積公司長達數十年的緊密合作，為業界提供了關鍵性的EDA和IP解決方案，助力合作伙伴實現跨工藝節點的快速設計遷移，顯著提升了設計質量和生產力?！?/p>

臺積公司設計基礎設施管理部負責人Dan Kochpatcharin表示：“我們與新思科技等開放創新平臺（OIP）生態系統合作伙伴的緊密協作，使我們能夠更好地滿足從埃米級器件到復雜的多裸晶芯片系統等高性能計算設計領域中的各種挑戰性需求，始終站在創新的最前沿。臺積公司與新思科技將繼續攜手，助力開發者基于臺積公司的先進工藝節點實現下一代差異化設計，并加快成果轉化速度。”

針對先進工藝節點的經認證數字和模擬設計流程

新思科技針對臺積公司N3P和N2工藝的可投產數字和模擬設計流程，已成功應用于AI、HPC和移動設備設計等多個領域。該AI驅動的模擬設計遷移流程可實現工藝節點間的快速遷移，在此之前，新思科技已經有針對臺積公司N4P至N3E和N3E至N2工藝節點遷移的設計流程，現在又增加了從臺積公司N5至N3E工藝節點的遷移流程。

此外，可互操作工藝設計套件（iPDK）和新思科技IC Validator?物理驗證運行集已可供開發者使用，幫助芯片開發團隊高效地將設計遷移至臺積公司的先進工藝技術。新思科技IC Validator支持全芯片物理簽核，以應對日益復雜的物理驗證規則。新思科技IC Validator現已通過臺積公司N2和N3P工藝技術認證。

新思科技與臺積公司攜手推出多裸晶電子與光子整合流程方案，通過硅光子技術與近/共封裝措施優化數據傳輸效率，顯著提高系統性能及功能性。其中，該流程通過新思科技OptoCompiler?設計光子集成電路，再結合3DIC Compiler和Ansys多物理場分析技術進一步集成電子集成電路（EIC）。

新思科技正積極研發適用于臺積公司N2和N2P工藝的基礎和接口IP組合，旨在幫助各類AI、HPC和移動SoC應用更快地實現流片成功。這些IP組合涵蓋了高質量的PHY IP，如UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHY和M-PHY、USB、DDR5 MR-DIMM和LPDDR6/5x等，可充分利用臺積公司先進工藝節點帶來的PPA優勢。此外，新思科技還為臺積公司N3P工藝提供經過硅驗證的基礎和接口IP組合，包括224G以太網、UCIe、MIPI C/D-PHY和M-PHY、USB/DisplayPort和eUSB2、LPDDR5x、DDR5和PCIe 6.x，以及正在開發中的DDR5 MR-DIMM。這些IP已在眾多行業領軍企業中得到廣泛應用，有效縮短了他們的開發周期。