精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

加法進位鏈的手動約束

XL FPGA技術交流 ? 來源:XL FPGA技術交流 ? 作者:XL FPGA技術交流 ? 2024-05-20 11:38 ? 次閱讀

在激光雷達中,使用FPGA實現TDC時需要手動約束進位鏈的位置。這里簡單記錄下。

在outflow下會生成一個.qplace文件。用于指示布線的各個原語資源的分布位置 。

023701b2-10c1-11ef-b759-92fbcf53809c.png

它的內容主是

是原語的單元名

表示水平位置,對應floorplan.

表示垂直位置 ,對應floorplan.

表示子塊的位置 。目前只DSP24和DSP12可以有子塊。在一個block可以指定多個字塊。

是給block的一個編號,從0開始往下排。

024b3056-10c1-11ef-b759-92fbcf53809c.png

鎖定過程如下:

stp1:并把outflow下面的.qplace文件得到到工程目錄下(可以修改名字也可以不修改,假如我們修改為carrychain.qplace)。把該qplace文件中想要鎖定的block保留,其余可以刪除。

stp2:在工程目錄下建一個efx_pnr_settings.ini文件 。

stp3:在efx_pnr_settings.ini文件中輸入

fix_pins=carrychain_prj.qplace

stp4:重新編譯。

以加法進位鏈為例 ,上面我們生成了一個4級的加法進位鏈。具體約束在哪個位置可以在floorplan中確認位置 。

比如這里我們把它的位置約束到第8列。看下面的語句,第二行是進位鏈的輸入位置用于進入進位鏈,第3,4,5,6依次約束進位鏈的carry_tap[0][x]~FF即可。

之前也有一個疑問是是否應該約束加法器,但是資源列表中并沒有相應的資源,而且經過分析也認為只需要約束寄存器即可。

#block name x y subblk block number#---------- -- -- ------ ------------carry_tap[0][0]~FF  8 3 0 #0carry_tap[0][1]~FF  8 4 0 #1carry_tap[0][2]~FF  8 5 0 #2carry_tap[0][3]~FF  8 6 0 #3tdc[0].carry_chain_inst/CHAIN_GEN[0].genblk1.EFX_ADD_inst 8 2 0 #2605

約束的效果如下:

02558826-10c1-11ef-b759-92fbcf53809c.png


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1626

    文章

    21667

    瀏覽量

    601838
  • TDC
    TDC
    +關注

    關注

    0

    文章

    37

    瀏覽量

    13764
  • 進位鏈
    +關注

    關注

    0

    文章

    3

    瀏覽量

    5136
收藏 人收藏

    評論

    相關推薦

    4位帶進位加法+減法計算器

    前段時間動手做了個小項目,跟大家分享一下!可實現4位帶進位加法/減法計算。目前負值無法顯示,只顯示負數絕對值。對實例1中的顯示部分有優化。目前已實現計算器功能,但程序有待優化。遙控板測試說明(紅外):—:表示減法+: 表示加法E
    發表于 01-20 17:15

    加法

    請問下大家,,進位選擇加法器和進位跳躍加法器的區別是啥啊?我用Verilog實現16位他們的加法器有什么樣的不同啊?還請知道的大神告訴我一下
    發表于 10-20 20:23

    串行進位加法

    串行進位加法器   若有多位數相加,則可采用并行相加串行進位的方式來完成。例如,有兩個4位二進制數A3A2A1A0和B3B2B
    發表于 04-07 10:35 ?1.7w次閱讀
    串行<b class='flag-5'>進位</b><b class='flag-5'>加法</b>器

    超前進位集成4(四)位加法器74LS283

    超前進位集成4位加法器74LS283   由于串行進位加法器的速度受到進位信號的限制,人們又設計了一種多位數超前
    發表于 04-07 10:36 ?2.9w次閱讀
    超前<b class='flag-5'>進位</b>集成4(四)位<b class='flag-5'>加法</b>器74LS283

    加法器原理(16位先行進位)

    加法器原理(16位先行進位)    這個加法器寫的是一波三折啊,昨天晚上花了兩三個小時好不容易寫完編譯通過了,之后modelsim莫
    發表于 03-08 16:52 ?1.1w次閱讀

    基于選擇進位32位加法器的硬件電路實現

    為了縮短加法電路運行時間,提高FPGA運行效率,利用選擇進位算法和差額分組算法用硬件電路實現32位加法器,差額分組中的加法單元是利用一種改進的超前
    發表于 09-18 14:32 ?33次下載
    基于選擇<b class='flag-5'>進位</b>32位<b class='flag-5'>加法</b>器的硬件電路實現

    一個進位保留加法陣列的HDL代碼生成器

    一個進位保留加法陣列的HDL代碼生成器,感興趣的小伙伴們可以看看。
    發表于 08-08 18:20 ?10次下載

    加法器是什么?加法器的原理,類型,設計詳解

    加法器是為了實現加法的。即是產生數的和的裝置。加數和被加數為輸入,和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入,而和數與進位
    發表于 06-06 08:45 ?2.4w次閱讀
    <b class='flag-5'>加法</b>器是什么?<b class='flag-5'>加法</b>器的原理,類型,設計詳解

    怎么設計一個32位超前進位加法器?

    最近在做基于MIPS指令集的單周期CPU設計,其中的ALU模塊需要用到加法器,但我們知道普通的加法器是串行執行的,也就是高位的運算要依賴低位的進位,所以當輸入數據的位數較多時,會造成很大的延遲
    發表于 07-09 10:42 ?2.1w次閱讀
    怎么設計一個32位超前<b class='flag-5'>進位</b><b class='flag-5'>加法</b>器?

    ADC帶進位加法指令

    ADC帶進位加法指令 1.指令的編碼格式 ADC加操作指令,將寄存器《shifter_operand》的值加上《Rn》表示的數值,再加上CPSR中的C條件標志位的值,將結果保存到目標寄存器《Rd
    發表于 10-18 13:16 ?2次下載
    ADC帶<b class='flag-5'>進位</b>的<b class='flag-5'>加法</b>指令

    加法器功能

    加法器是產生數的和的裝置。加數和被加數為輸入,和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入,而和數與進位為輸出則為全加器。
    的頭像 發表于 06-19 14:19 ?8441次閱讀

    加法器原理

    加法器是產生數的和的裝置。加數和被加數為輸入,和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入,而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件,執行邏輯操作、
    的頭像 發表于 06-19 14:20 ?2.6w次閱讀
    <b class='flag-5'>加法</b>器原理

    DM74LS83A四位快速進位二進制加法器的數據手冊免費下載

    這些全加器執行兩個4位二進制數的加法。為每一位提供和(∑)輸出,并從第四位獲得所得進位(C4)。這些加法器的特點是在所有四個位上都具有完全的內部前瞻性。這為系統設計者提供了部分經濟性前瞻性能,并減少
    發表于 05-26 08:00 ?1次下載
    DM74LS83A四位快速<b class='flag-5'>進位</b>二進制<b class='flag-5'>加法</b>器的數據手冊免費下載

    超前進位加法器是如何實現記憶的呢

    行波進位加法器和超前進位加法器都是加法器,都是在邏輯電路中用作兩個數相加的電路。我們再來回顧一下行波進位
    發表于 08-05 16:45 ?1467次閱讀
    超前<b class='flag-5'>進位</b><b class='flag-5'>加法</b>器是如何實現記憶的呢

    鏡像加法器的電路結構及仿真設計

    鏡像加法器是一個經過改進的加法器電路,首先,它取消了進位反相門;
    的頭像 發表于 07-07 14:20 ?2528次閱讀
    鏡像<b class='flag-5'>加法</b>器的電路結構及仿真設計