隨著數據傳輸速率的不斷提升，時鐘信號的抖動分析變得越來越重要。在Gb/s范圍，任何一個小的抖動都會對系統性能造成顯著影響。比如：高速串行鏈路參考時鐘的穩定度會對誤碼率有明顯影響。了解參考時鐘抖動詳細特性有助于在提供高數據速率的同時保證系統性能的穩定性。

此外，對于高速串行數據鏈路設計，準確測量以及區分由器件噪聲產生的隨機抖動，以及由非期望干擾產生的周期抖動，非常有助于定位抖動問題來源，提高系統性能。時鐘時序抖動可以在時域以及頻域進行測量。相鄰周期抖動（Cycle to Cycle jitter），周期抖動（Period jitter），時間間隔誤差（TIE），相位噪聲（phase noise）和相位抖動（Phase jitter）等指標都可以用來衡量時鐘性能，而在不同的應用背景下需要關注不同的指標。

在數字系統中，邏輯電平的切換通常伴隨上升/下降沿的出現，而電平邊沿的時序上的不穩定，稱之為相位抖動，也叫做累積抖動（accumulated jitter），指實際的邊沿與理想邊沿位置的偏差。時鐘抖動是相位噪聲在時域的等效體現。

圖1 典型發射機模塊框圖

測量抖動最常用的儀表是數字示波器，測試工程師設置以時鐘信號的上升或下降邊沿作為觸發源，而在顯示屏上顯示時鐘的下一個上升或下降沿軌跡，打開示波器的駐留模式，可以在屏幕上觀察到峰峰抖動值（Peak-Peak Jitter）。使用示波器提供的直方圖功能可以觀察隨機抖動的統計特性。一般情況下，隨機抖動直方圖表現為高斯分布，而其它形式的直方圖分布則有可能由確定性抖動引起。

現代高速傳輸直接從數據流中恢復時鐘以減小抖動引入的影響。需要關注時域的分析結果，通過數字示波器的測量，獲得恢復時鐘，數據流或者與數據相關抖動的詳細特性。但示波器自身時鐘的固有抖動和模數轉換器的信噪比性能限制，使得其抖動測量的最小分辨率通常在幾個皮秒范圍，此測量精確度越來越不能滿足現代數字通信傳輸系統的時鐘測試要求。

圖2 數字示波器測量時鐘抖動性能

時鐘信號在時域產生定時抖動，而在頻域對應為相位噪聲。由頻域相位噪聲測量結果可推導出時域的抖動性能。而且在頻域測量可以很容易的區分出隨機抖動和周期抖動，周期抖動在頻域表現為清晰的頻率毛刺，而隨機抖動則表現為寬帶噪聲譜。使用羅德與施瓦茨公司的儀表產品，SMW200A信號源輸出測量信號后，使用RTO示波器和FSWP相位噪聲分析儀分別進行測量。

實驗測試參數：SMW200A信號源產生中心載頻為10MHz，信號輸出功率0dBm。RTO示波器測量抖動值為10.84ps，而FSWP相位噪聲分析儀測量抖動值為3.028ps，接近一致。

圖4 RTO示波器測試SMW100A信號源輸出信號抖動特性

圖5 RTO示波器抖動測試結果10.24ps

圖6 FSWP相位噪聲分析儀測試SMW200A信號源輸出信號抖動特性

圖7 FSWP相位噪聲分析儀測試抖動結果3.028ps @10MHz

實驗測試參數：SMW200A信號源產生中心載頻為26GHz的連續波信號，輸出功率0dBm。而FSWP相位噪聲分析儀測量抖動值為80.708ps。

圖8 FSWP相位噪聲分析儀測試抖動結果80.708fs @26GHz

使用頻譜分析儀進行測試，其使用傳統方法進行相位噪聲的測量，其測試動態受限于頻譜分析的本底噪聲和自身內部本振相位噪聲性能，且近端受載波泄漏的影響較大。而FSWP相位噪聲分析儀結合高性能相位噪聲測試儀和頻譜分析儀，測試頻率范圍高達50GHz，使用先進的數字鎖相環方法測量相位噪聲，提供互相關計算功能，可增加20dB測試動態范圍。基于其自身極低的固有相位噪聲和高效的雜散檢測算法，FSWP相位噪聲分析儀適合進行分辨率要求極高的時鐘源抖動分析。

根據相位噪聲分析儀FSWP提供的相位噪聲動態測量指標，分析其測量抖動能力。由于指標提供的是儀表自身的相位噪聲，如果被測信號具有相同的噪聲能量，通常不能準確測量，在指標基礎上，動態減少10dB進行抖動測量指標的估算。根據周期抖動和隨機抖動的定義，計算在頻偏1KHz處，由單一頻率引入的周期抖動，和在頻偏1Hz-1MHz頻率范圍內，由寬帶噪聲引入的隨機抖動的測量指標。

圖9FSWP相位噪聲分析儀相位噪聲測量動態指標

由公式可得到FSWP相位噪聲分析儀測量抖動指標

(1fs = 1e-15秒，1as = 1e-18秒)

由推導得出的測量抖動指標可知，FSWP相位噪聲分析儀FSWP在50GHz頻點，可以提供1.597as的測試抖動能力。

隨著高速數字設計中數據速率的提高，整個系統抖動的限制變得更加嚴格。這尤其適用于時鐘樹的各個組件，其中抖動限制可供參考時鐘、時鐘緩沖器和抖動衰減器甚至更加嚴格。由于相位噪聲靈敏度高，相位噪聲分析儀是這些測試的首選儀器。

圖10 PCIe時鐘電路抖動性能測試

測量高速數字設計中時鐘的抖動變得越來越具有挑戰性。例如，PCIe 5.0使用高達32GT/s的數據速率，參考時鐘的相應抖動限制為150fs(RMS)。數據引入了64GT/s的速率和100fs的抖動限制.最新PCIe 6.0規范中的參考時鐘。

相位噪聲分析儀具有卓越的抖動測量基底,使其成為測量現代高速時鐘抖動的理想選擇。為了最大限度地減少EMI影響，PCIe、USB和HDMI等標準通常使用擴頻時鐘(SSC)，將低頻FM應用于參考時鐘。由于SSC給時鐘帶來了額外的影響，時鐘抖動也需要在SSC ON的模式下進行驗證。

憑借其數字解調器架構，R&SFSWP相位噪聲分析儀支持并行測量相位噪聲和調幅（AM）噪聲，并在相位噪聲測量中提供非常高的AM抑制。該架構還支持在SSC ON 模式下測量參考時鐘。該儀器還具有業界領先的相位噪聲靈敏度，還可以通過R&SFSWP-B1選件添加全頻譜和信號分析儀功能，以分析復雜時鐘樹結構中的耦合效應。

為符合PCIe 5.0的32GT/s數據速率，總共定義了16種不同的系統傳輸函數。對于每一個加權抖動結果都需要低于150fs的限制。在 SSC ON模式下，在應用加權和抖動積分之前需要消除高達2MHz的SSC雜散（基波和諧波分量）。為了方便操作，可使用外部軟件工具進行測試控制。該工具可自動執行數據的測量和后處理（SSC雜散去除、加權、抖動積分以及從不同系統傳遞函數中識別最高抖動結果）。

圖11 PCIe時鐘（SSC模式關閉）相位噪聲和加重抖動測試

圖12 PCIe時鐘（SSC模式打開）相位噪聲測試

羅德與施瓦茨公司新一代的相位噪聲分析儀FSWP，是專業相位噪聲分析儀和頻譜分析儀的完美結合，單表頻率覆蓋范圍高達50GHz，使用此儀表測試時鐘信號，不僅可以進行高精度的隨機和周期性抖動性能測試，同時也可完成寬帶雜散和高次諧波等頻譜測試。

時鐘電路設計和調試的挑戰之一是缺乏可用的測試點，這使得驗證電路的性能變得困難。時鐘電路設計通常需要在信號路徑上的多個階段進行測量。傳統上設計人員通過將射頻連接器作為路徑上的測試點來解決這個問題。然而隨著現代設計中元件尺寸的不斷縮小以及電路板上空間的限制，整合足夠的射頻測試連接端口以進行精確測量變得越來越具有挑戰性。

為了應對這些挑戰，一種潛在的解決方案是使用示波器探頭。表面安裝組件和印刷電路板軌道上的可用空間為連接探頭尖端提供了足夠的空間。通過直接探測電路，可以避免在設計的各個測試點上安裝連接器的需要。然而使用示波器探頭和相位噪聲分析儀進行精確測量需要了解電路、探頭和分析儀之間的接口。雖然分析儀的輸入阻抗為50Ω，但這可能不適合許多示波器探頭。現代示波器探頭提供高阻抗、低電容負載和幾GHz的寬帶寬，使其成為使用分析儀進行RF測量的出色工具。

由于分析儀的探頭接口可用，直接在電路板上進行射頻測試變得可行。有源高阻抗探頭可以連接到分析儀，提供實用且高精度的測量解決方案，以克服原本繁瑣的射頻測試問題。

圖13 時鐘電路

R&SRT-ZM 模塊化探頭系統滿足高探測帶寬和動態范圍的需求結合低容性負載的需要。模塊化探頭系統可配備放大器模塊提供 1.5 GHz 至 16 GHz的帶寬。這些模塊配有羅德與施瓦茨公司的各類探頭，允許在羅德與施瓦茨分析儀上進行自動探頭檢測和配置的接口。模塊化探頭系統還提供多模式功能，使用戶能夠在不同模式之間切換測量模式，如單端或差分模式。

放大器配備小型化高品質高頻同軸雙插座SMP連接器可與各種探針模塊靈活卡扣配合使用。該系統包括適用于各種測量任務和條件的探頭尖端模塊。包括半永久性焊料用于探測小型區域的探頭尖端等。

圖15適用于R&SRT-ZM的R&S探頭前端模塊

示波器有源探頭具有極高輸入阻抗和低電容負載的優點，通常通過寬帶FET 放大器實現。探頭放大器輸出具有 50 Ω阻抗，與分析儀的RF輸入端口完美匹配。將有源探頭與頻譜分析儀結合使用的困難在于連接探頭并向內置放大器供電的接口。

R&S RT-ZA9 探頭適配器將 R&S有源探頭的探頭插頭轉換為標準N 型公頭射頻連接器。分析儀的電源和數據連接通過 Mini-USB 連接適配器。

R&S RT-ZA51 是一款探頭適配器，配有R&S探頭接口、USB-C連接器、3.5 mm陰頭RF連接器和直流插孔。該適配器使用USB C 型連接器來供電和控制測量。該適配器附帶一根短USB-C 至 USB-A電纜用于傳輸數據和提供電源。

總結：

使用專業的相位噪聲分析儀測量相位噪聲測量結果，轉換得到抖動性能的方法。基于測量儀表FSWP自身出色的相位噪聲高測試動態性能，提供高精度的時鐘抖動測量性能。針對高速數字總線時鐘測量，提供符合標準要求的測試軟件，簡化測試，和R&S公司的示波器探頭適配，滿足多種測試連接需求。

審核編輯：劉清