數字邏輯門是一種電子電路，它根據輸入端的數字信號組合做出邏輯決策。

數字邏輯門可以有多個輸入，例如輸入A、B、C、D等，但通常僅具有一個數字輸出（Q）。單個邏輯門可以連接或級聯在一起，以形成具有任何所需數量的輸入的邏輯門功能，或者形成組合和順序型電路，或者從標準門產生不同的邏輯門函數。

標準商用數字邏輯門有兩種基本系列或形式，TTL代表晶體管-晶體管邏輯，如7400系列，CMOS代表互補金屬氧化物硅，即4000系列芯片。TTL或CMOS的這種表示法是指用于制造集成電路（IC）或更常見的“芯片”的邏輯技術。

一般來說，TTL邏輯IC使用NPN和PNP型雙極結晶體管，而CMOS邏輯IC使用互補MOSFET或JFET型場效應晶體管作為其輸入和輸出電路。

除了TTL和CMOS技術外，還可以通過將二極管、晶體管和電阻器連接在一起來制造簡單的數字邏輯門，以產生RTL、電阻晶體管邏輯門、DTL、二極管晶體管邏輯門或ECL、發射極耦合邏輯門，但與流行的CMOS系列相比，這些現在不太常見。

集成電路（通常稱為IC）可以根據其設計中可能包含的單個晶體管或“門”的數量分組為邏輯族。例如，一個簡單的與門可能只包含幾個單獨的晶體管來操作。而更復雜的微處理器芯片可以在一塊晶圓上包含數十億個單獨的晶體管柵極。集成電路根據邏輯門的數量或單個芯片內電路的復雜性進行分類，單個門的數量的一般分類如下：

集成電路的分類

小型集成電路（SSI）-在單個封裝中包含多達10個晶體管或幾個柵極，如AND、or、NOT柵極。

中型集成電路（MSI）-在單個封裝中包含10到100個晶體管或數十個門，并執行數字操作，如加法器、解碼器、計數器、觸發器和多路復用器。

大規模集成電路（LSI）——100到1000個晶體管或數百個門，執行特定的數字操作，如I/O芯片、存儲器、算術和邏輯單元。

超大規模集成電路（VLSI）——1000到10000個晶體管或數千個門，執行處理器、大型存儲器陣列和可編程邏輯器件等計算操作。

超大規模集成電路（SLSI）-在單個封裝中包含10000到100000個晶體管，并執行計算操作，如微處理器芯片、微控制器、基本PICs和計算器。

超大規模集成電路（ULSI）——超過100萬個晶體管——是計算機CPU、GPU、視頻處理器、微控制器、FPGA和復雜PIC中使用的大男孩。

雖然“超大規模”ULSI分類使用得不太好，但代表集成電路復雜性的另一個集成級別被稱為片上系統（簡稱SOC）。這里的單個組件，如微處理器、存儲器、外圍設備、I/O邏輯等，都是在一塊硅上生產的，它代表了一個芯片內的整個電子系統，從字面上講，“集成”一詞就是集成電路。

這些完整的集成芯片可以在一個封裝內包含多達1億個單獨的硅CMOS晶體管門，通常用于移動電話、數碼相機、微控制器、PIC和機器人型應用。

摩爾定律

1965年，英特爾公司的聯合創始人Gordon Moore預測，關于半導體柵極技術的發展，“單個芯片上的晶體管和電阻器的數量將每18個月翻一番”。早在1965年，戈登·摩爾就發表了著名的評論，當時一個硅片或芯片上大約只有60個單獨的晶體管柵極。

1971年，世界上第一個微處理器是Intel 4004，它有一個4位數據總線，在一個芯片上包含約2300個晶體管，工作頻率約為600kHz。如今，英特爾公司在其運行頻率接近4GHz的新型四核i7-2700K Sandy Bridge 64位微處理器芯片上安裝了驚人的12億個單獨的晶體管門，隨著新型更快的微處理器和微控制器的開發，片上晶體管的數量仍在上升。

數字邏輯狀態

數字邏輯門是構建所有數字電子電路和基于微處理器的系統的基本構建塊。基本數字邏輯門對二進制數執行AND、OR和NOT的邏輯運算。

在數字邏輯設計中，只允許兩個電壓電平或狀態，這些狀態通常被稱為邏輯“1”和邏輯“0”，或高和低，或真和假。這兩種狀態在布爾代數和標準真值表中分別用“1”和“0”的二進制數字表示。

數字狀態的一個很好的例子是一個簡單的電燈開關。開關可以是“ON”或“OFF”，一種狀態或另一種狀態，但不能同時處于這兩種狀態。然后，我們可以將這些不同數字狀態之間的關系總結為：

大多數數字邏輯門和數字邏輯系統都使用“正邏輯”，其中邏輯電平“0”或“LOW”由零電壓、0v或接地表示，邏輯電平“1”或“HIGH”由更高的電壓（如+5伏）表示，并盡可能快地從一個電壓電平切換到另一個電壓電平，從邏輯電平“O”切換到“1”，或從“1”轉換到“0”，以防止邏輯電路的任何故障操作。

還有一個互補的“負邏輯”系統，其中邏輯“0”和邏輯“1”的值和規則是相反的，但在本教程中關于數字邏輯門的部分，我們將只參考最常用的正邏輯約定。

在標準TTL（晶體管-晶體管邏輯）IC中，輸入和輸出電壓電平有一個預定義的電壓范圍，它準確地定義了什么是邏輯“1”電平，什么是邏輯”0“電平，如下所示。

TTL輸入和輸出電壓電平

在雙極7400和CMOS 4000系列的數字邏輯門中都有各種各樣的邏輯門類型，例如74Lxx、74LSxx、74ALSxx、74HCxx、74HCCxx、74ACTxx等，每種邏輯門與另一種相比都有其獨特的優點和缺點。產生邏輯“0”或邏輯“1”所需的確切開關電壓取決于特定的邏輯組或系列。

然而，當使用標準+5伏電源時，2.0伏至5伏之間的任何TTL電壓輸入都被視為邏輯“1”或“高”，而低于0.8伏的任何電壓輸入都會被視為“0”或“低”。在這兩個電壓電平之間的電壓區域作為輸入或作為輸出被稱為不確定區域，并且在該區域內操作可能導致邏輯門產生錯誤輸出。

與TTL類型相比，CMOS 4000邏輯系列使用不同級別的電壓，因為它們是使用場效應晶體管或FET設計的。在CMOS技術中，邏輯“1”電平在3.0到18伏之間工作，邏輯“0”電平低于1.5伏。下表顯示了傳統TTL和CMOS邏輯門的邏輯電平之間的差異。

TTL和CMOS邏輯電平

然后，根據上述觀察結果，我們可以將理想的TTL數字邏輯門定義為具有0伏（接地）的“低”電平邏輯“0”和+5伏的“高”電平邏輯”1“的數字邏輯門，這可以證明為：

理想的TTL數字邏輯門電壓電平

開關的打開或閉合產生邏輯電平“1”或邏輯電平“0”，電阻R被稱為“上拉”電阻。

數字邏輯噪聲

然而，在這些定義的HIGH和LOW值之間是通常所說的“無人區”（上面的藍色區域），如果我們在無人區內施加一個值的信號電壓，我們不知道邏輯門是將其響應為電平“0”還是電平“1”，輸出將變得不可預測。

噪聲是指由外部干擾（如附近的開關、電源波動或拾取雜散電磁輻射的電線和其他導體）感應到電子電路中的隨機和不需要的電壓。然后，為了使邏輯門不受噪聲的影響，必須具有一定的噪聲裕度或抗擾度。

數字邏輯門抗擾度

在上面的例子中，噪聲信號被疊加到Vcc電源電壓上，并且只要它保持在最小電平（VON（min））之上，邏輯門的輸入和相應輸出就不受影響。但是，當噪聲電平變得足夠大并且噪聲尖峰導致高電壓電平下降到該最小電平以下時，邏輯門可以將該尖峰解釋為低電平輸入并且相應地切換輸出，從而產生錯誤的輸出切換。然后，為了使邏輯門不受噪聲的影響，它必須能夠在其輸入上容忍一定量的不需要的噪聲，而不改變其輸出的狀態。

簡單的基本數字邏輯門

簡單的數字邏輯門可以通過將晶體管、二極管和電阻器與下面給出的二極管-電阻器邏輯（DRL）and門和二極管-晶體管邏輯（DTL）NAND門的簡單示例相結合來制造。

簡單的2輸入二極管電阻器與門可以通過添加單個晶體管反相（NOT）級轉換為NAND門。在實際的商用邏輯IC中不使用諸如二極管、電阻器和晶體管之類的分立部件來制造數字邏輯門電路，因為這些電路遭受傳播延遲或門延遲以及由于上拉電阻器而引起的功率損耗。

二極管電阻器邏輯的另一個缺點是沒有“扇出”功能，即單個輸出驅動下一級的許多輸入的能力。此外，這種類型的設計不會完全“關閉”，因為邏輯“0”產生0.6v的輸出電壓（二極管壓降），因此使用以下TTL和CMOS電路設計。

基本TTL邏輯門

上面的簡單二極管電阻器與門使用單獨的二極管作為輸入，每個輸入一個。由于雙極晶體管實際上是兩個連接在一起的二極管結，代表NPN（負-正-負）器件或PNP（正-負-正）器件，因此二極管-晶體管邏輯（DTL）電路的輸入二極管可以被一個具有多個發射極輸入的單個NPN晶體管取代，以形成另一種類型的邏輯電路，稱為晶體管-晶體管邏輯或TTL，如圖所示。

這種簡化的NAND門電路由具有兩個（或多個）發射極端子的輸入晶體管TR1和TR2的單級反相NPN開關晶體管電路組成。

當代表輸入“A”和“B”的TR1的一個或兩個發射極連接到邏輯電平“0”（LOW）時，TR1的基極電流通過其基極/發射極結接地（0V），TR1飽和，其集電極端子跟隨。此動作導致TR2的基極連接到地（0V），因此TR2為“OFF”，Q處的輸出為HIGH。

當輸入“A”和“B”均為邏輯電平“1”的高電平時，輸入晶體管TR1變為“OFF”，開關晶體管TR2的基極變為“HIGH”并變為“ON”，因此由于晶體管的開關動作，Q處的輸出為LOW。TR1的多個發射極被連接作為輸入，從而產生NAND門功能。

發射極耦合數字邏輯門

發射極耦合邏輯或簡稱ECL，是另一種類型的數字邏輯門，它使用雙極晶體管邏輯，其中晶體管不在飽和區工作，就像它們與標準TTL數字邏輯門一樣。相反，輸入和輸出電路是推挽連接的晶體管，其電源電壓相對于地為負。

與標準TTL類型相比，這具有將發射極耦合邏輯門的操作速度提高到千兆赫范圍的效果，但噪聲在ECL邏輯中具有更大的影響，因為不飽和晶體管在其有源區內操作，并放大和切換信號。

集成電路的“74”子族

隨著電路設計的改進，考慮到傳播延遲、電流消耗、扇入和扇出要求等，這種類型的TTL雙極晶體管技術形成了前綴為“74”的數字邏輯IC系列的基礎，如“7400”Quad 2輸入NAND門或“7402”Quad 2-輸入NOR門等。

74xxx系列IC的子系列與用于制造柵極的不同技術有關，它們由74名稱和器件編號之間的字母表示。有許多TTL子系列可提供廣泛的開關速度和功耗，如74L00或74ALS00 NAND門，其中“L”代表“低功率TTL”，“ALS”代表“高級低功率肖特基TTL”，如下所示。

?74xx或74Nxx：標準TTL–這些器件是70年代早期引入的邏輯門的原始TTL系列。它們具有大約10ns的傳播延遲和大約10mW的功耗。電源電壓范圍：4.75至5.25伏

?74Lxx：低功率TTL–通過增加內阻的數量，功耗比標準類型有所提高，但代價是降低了開關速度。電源電壓范圍：4.75至5.25伏

?74Hxx：高速TTL–通過減少內阻的數量提高了開關速度。這也增加了功耗。電源電壓范圍：4.75至5.25伏

?74Sxx：與74Lxx和74Hxx類型相比，肖特基TTL–肖特基技術用于提高輸入阻抗、開關速度和功耗（2mW）。電源電壓范圍：4.75至5.25伏

?74LSxx：低功率肖特基TTL–與74Sxx類型相同，但增加了內阻以提高功耗。電源電壓范圍：4.75至5.25伏

?74ASxx：先進的肖特基TTL–在74Sxx肖特基類型的基礎上改進設計，優化以提高開關速度為代價，功耗約為22mW。電源電壓范圍：4.5至5.5伏

?74ALSxx：高級低功率肖特基TTL–與74LSxx類型相比，功耗降低約1mW，開關速度提高4nS。電源電壓范圍：4.5至5.5伏

?74HCxx：高速CMOS–CMOS技術和晶體管，使用CMOS兼容輸入將功耗降低到1uA以下。電源電壓范圍：4.5至5.5伏

?74HCTxx：高速CMOS–CMOS技術和晶體管，可將功耗降低到1uA以下，但由于TTL兼容輸入，傳播延遲增加了約16nS。電源電壓范圍：4.5至5.5伏

基本CMOS數字邏輯門

TTL數字邏輯門系列的主要缺點之一是，邏輯門基于雙極晶體管邏輯技術，并且由于晶體管是電流操作器件，它們消耗來自固定+5伏電源的大量功率。

此外，TTL雙極晶體管柵極在從“OFF”狀態切換到“ON”狀態時，工作速度有限，反之亦然，稱為“柵極”或“傳播延遲”。為了克服這些限制，開發了使用“場效應晶體管”或FET的被稱為“CMOS”（互補金屬氧化物半導體）的互補MOS邏輯門。

由于這些柵極同時使用P溝道和N溝道MOSFET作為其輸入設備，在無開關的靜態條件下，CMOS柵極的功耗幾乎為零（1至2μA），因此非常適合用于低功率電池電路，開關速度高達100MHz，用于高頻定時和計算機電路。

這個基本的CMOS柵極示例包含三個N溝道常關增強MOSFET，每個輸入一個，由FET1和FET2組成，以及一個額外的開關MOSFET，FET3通過其柵極永久“導通”偏置。

當一個或兩個輸入“A”和“B”接地至邏輯電平“0”時，相應的輸入MOSFET、FET1或FET2被切換為“OFF”，從而從FET3的源極端產生邏輯“1”（高）輸出條件。

只有當輸入“A”和“B”都保持在邏輯電平“1”的高電平時，電流才會流過相應的MOSFET，將其切換為“ON”，從而在Q處產生相當于邏輯電平“0”的輸出狀態，因為MOSFET、FET1和FET2都導通。因此產生代表NAND門功能的開關動作。

電路設計在開關速度、低功耗和改進的傳播延遲方面的改進導致了標準CMOS 4000“CD”系列邏輯IC的開發，以補充TTL范圍。

與標準TTL數字邏輯門一樣，CMOS封裝中提供了所有主要的數字邏輯門和器件，如CD4011、Quad 2輸入NAND門或CD4001、Quad 2-輸入NOR門及其所有子系列。

與TTL邏輯一樣，互補MOS（CMOS）電路利用了這樣一個事實，即N溝道和P溝道器件可以在同一襯底材料上一起制造，以形成各種邏輯功能。

與等效TTL類型相比，CMOS范圍的IC的一個主要缺點是它們很容易被靜電損壞。與TTL邏輯門的輸入和輸出電平都工作在單個+5V電壓上不同，CMOS數字邏輯門的工作電壓在+3到+18伏之間。

常見的CMOS子系列包括：

?4000B系列：標準CMOS–這些器件是70年代早期引入的原始緩沖CMOS邏輯門系列，在3.0至18v直流電源電壓下工作。

?74C系列：5v CMOS–這些器件與標準5v TTL器件引腳兼容，因為它們的邏輯開關在CMOS中實現，但具有TTL兼容輸入。它們在3.0至18v直流電源電壓下工作。

請注意，CMOS邏輯門和器件對靜電敏感，因此請始終采取適當的預防措施，如在防靜電墊或接地工作臺上工作、佩戴防靜電腕帶以及在需要之前不要從防靜電包裝中取出零件。