精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹

axpro ? 來源:axpro ? 作者:axpro ? 2024-07-18 09:17 ? 次閱讀

NVMe AXI4 Host Controller IP

介紹

NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協議命令,具備獨立的數據寫入和讀取AXI4接口,不但適用高性能、順序訪問的應用,也適用于隨機訪問的應用,同時結合外部存儲器(比如DDR),使得Host端的數據訪問管理更加靈活。

無需CPU,NVMe Host Controller IP自動執行對PCIe SSD的PCIe設備枚舉和配置、NVMe控制器識別和初始化、NVMe隊列設置和初始化,實現必須以及可選的NVMe Admin Command Set和NVM Command Set,實現對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理、IO(Page)讀寫、DMA讀寫和數據擦除功能,提供用戶一個簡單高效的接口實現高性能存儲解決方案。

NVMe AXI4 Host Controller IP讀寫的順序傳輸長度是RTL運行時動態可配置的,最小是4K-Byte,最大是512K-Byte。每次讀寫訪問,用戶可以指定本次傳輸的順序傳輸長度(4K~512K Byte),不同的順序傳輸長度對應不同的DMA讀寫性能。

針對多路數據通道訪問PCIe SSD,使用NVMe的多隊列特性,NVMe AXI4 Host Controller IP支持靈活配置DMA讀寫的通道個數,按照NVMe隊列優先級仲裁(循環仲裁或加權循環仲裁)機制,實現多個DMA通道對同一塊PCIe SSD的高效訪問,從而達到多路數據通道訪問的并行需求和QoS要求。

特性

支持Ultrascale+,Ultrascale,7 Series FPGA

支持PCIe Gen4,PCIe Gen3,PCIe Gen2 SSD

無需CPU

自動實現對PCIe SSD的PCIe設備枚舉、NVMe控制器識別和NVMe隊列設置

支持對PCIe SSD的NVM Subsystem Reset、Controller Reset和Shutdown

支持NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration

支持NVMe NVM Command Set:Write、Read、Flush、Dataset Management

提供1個Admin命令接口,實現對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理功能

提供1個IO命令接口,實現對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數據塊擦除功能;提供1個IO-AXI4-MM接口讀寫IO(page)數據

提供1個DMA命令接口,實現對PCIe SSD的DMA讀寫功能

提供1個DMA-AXI4接口實現DMA數據的輸入和輸出

DMA讀寫的順序傳輸長度可以動態配置,4K-Byte~512K-Byte;不同的順序傳輸長度對應不同的DMA讀寫性能

針對多通道DMA需求,可以配置4個DMA命令接口,1個DMA-AXI4接口

NVMe隊列的個數(配置DMA通道的個數)和深度可配置,平衡對PCIe SSD的DMA性能和消耗的邏輯資源

支持循環仲裁(Round Robin Arbitration)和加權循環仲裁(Weighted Round Robin Arbitration)

支持NVMe Admin和IO命令的超時和錯誤處理恢復機制,提供詳盡以及擴展的訪問錯誤狀態輸出

支持的NVMe設備:

Base Class Code:01h(mass storage),Sub Class Code:08h(Non-volatile),Programming Interface:02h(NVMHCI)

MPSMIN(Memory Page Size Minimum):0(4K-byte)

MDTS(Maximum Data Transfer Size):大于等于順序傳輸長度或0(無限制)

LBA Unit:512-byte,1024-byte,2048-byte或4096-byte

一個NVMe AXI4 Host Controller IP直接連接到PCIe SSD

易于集成的同步、可綜合Verilog設計

通過完全驗證的NVMe AXI4 Host Controller IP

概述

NVMe AXI4 Host Controller IP作為一個對PCIe SSD的高性能存儲控制器,不但提供對PCIe SSD的配置管理功能,而且提供對PCIe SSD的IO(Page)讀寫以及DMA讀寫功能。

NVMe AXI4 Host Controller IP具備PCIe SSD Management,實現對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理功能。

NVMe AXI4 Host Controller IP具備ASQ/ACQ引擎,實現NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration。

NVMe AXI4 Host Controller IP具備IO(Page) Wr/Rd引擎和SQ1/CQ1引擎,實現對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數據塊擦除功能。

NVMe AXI4 Host Controller IP具備DMA Wr/Rd引擎和SQn/CQn引擎,實現對PCIe SSD的DMA讀寫功能。

上電后,NVMe AXI4 Host Controller IP內置的PCIe Device Enumerate & Configuration自動實現對PCIe SSD的PCIe設備枚舉和配置;然后內置的NVMe Controller Identify & Initialization自動實現對PCIe SSD的NVMe控制器識別和初始化;最后內置的Queue Setup & Initialization自動實現對PCIe SSD的NVMe隊列設置和初始化。至此,NVMe AXI4 Host Controller IP完成對PCIe SSD的所有配置和初始化工作,可以開始提供對PCIe SSD的讀寫、擦除、復位、斷電、SMART、Device Self-test操作。

wKgZomaX58qAJdpBAAHSYGh3ItM420.png

圖 2 NVMe AXI4 Host Controller IP結構框圖

產品規格

性能

PCIe配置參數:Max Payload Size=256-byte,Max Read Request Size=512-byte

PCIe Gen3 SSD(三星990 Pro 4TB),Seq=512KB,1個DMA通道:

DMA寫入速度3380MB/s

DMA讀取速度3550MB/s

PCIe Gen3 SSD(三星970EVO Plus 1TB),Seq=512KB,1個DMA通道:

DMA寫入速度3320MB/s

DMA讀取速度3480MB/s

PCIe Gen3 SSD(Intel D5-P5530 3.84TB),Seq=512KB,1個DMA通道:

DMA寫入速度3350MB/s

DMA讀取速度3440MB/s

PCIe Gen3 SSD(三星980 Pro 1TB),Seq=512KB,1個DMA通道:

DMA寫入速度2950MB/s

DMA讀取速度3430MB/s

資源

KU040

表3.1 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 16016 21927 21 1
NVMe Host Controller 10518 13878 4 0
PCIe Bridge 5499 8049 17 1

表3.2 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 20546 26994 25 1
NVMe Host Controller 15043 18949 8 0
PCIe Bridge 5499 8049 17 1

表3.3 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 29686 36972 33 1
NVMe Host Controller 24188 28933 16 0
PCIe Bridge 5499 8049 17 1

ZU7EV

表3.4 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 21920 31099 38 1
NVMe Host Controller 10558 13962 4 0
PCIe Bridge 11363 17137 34 1

表3.5 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 26448 36126 42 1
NVMe Host Controller 15083 19029 8 0
PCIe Bridge 11363 17137 34 1

表3.6 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 35462 46253 50 1
NVMe Host Controller 24045 29160 16 0
PCIe Bridge 11363 17137 34 1



審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • PCIe
    +關注

    關注

    14

    文章

    1147

    瀏覽量

    81633
  • 主機控制器
    +關注

    關注

    0

    文章

    14

    瀏覽量

    11746
  • AXI4
    +關注

    關注

    0

    文章

    19

    瀏覽量

    8861
  • nvme
    +關注

    關注

    0

    文章

    202

    瀏覽量

    22477
收藏 人收藏

    評論

    相關推薦

    有關PL端利用AXI總線控制PS端DDR進行讀寫(從機wready信號一直不拉高)

    怎么判斷他到底采用了這三種握手里面的哪種握手,這實在令人費解。還是PS端的DDR的機制的問題。 5.31 update: 問題找到部分: 情形一:接口的設置上,如果是設置為AXI4,如圖所示, 那么
    發表于 05-31 12:04

    SoC設計中總線協議AXI4AXI3的主要區別詳解

    AXI4AXI3是高級擴展接口(Advanced eXtensible Interface)的兩個不同版本,它們都是用于SoC(System on Chip)設計中的總線協議,用于處
    的頭像 發表于 05-10 11:29 ?3159次閱讀
    SoC設計中總線協議<b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區別詳解

    高性能NVMe主機控制器Xilinx FPGA PCIe 3

    獨立的數據寫入AXI4-Stream/FIFO接口和數據讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應用。此外,
    發表于 04-20 14:41

    FPGA通過AXI總線讀寫DDR3實現方式

    AXI總線由一些核心組成,包括AXI主處理接口AXI4)、AXI處理
    發表于 04-18 11:41 ?897次閱讀

    高性能NVMe主機控制器Xilinx FPGA NVMe Host Accelerator IP

    獨立的數據寫入AXI4-Stream/FIFO接口和數據讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應用。此外,
    發表于 04-10 22:55

    Xilinx FPGA高性能NVMe SSD主機控制器,NVMe Host Controller IP

    獨立的數據寫入AXI4-Stream/FIFO接口和數據讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應用。此外,
    發表于 03-27 17:23

    Xilinx FPGA NVMe主機控制器IP,高性能版本介紹應用

    獨立的數據寫入AXI4-Stream/FIFO接口和數據讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應用。此外,
    發表于 03-09 13:56

    PCIe-AXI-Cont用戶手冊

    Transaction layer的所有功能特性,不僅內置DMA控制器,而且具備AXI4用戶接口,提供一個高性能,易于使用,可定制化的PCIe-AX
    發表于 02-22 09:15 ?1次下載

    PCIe控制器(FPGA或ASIC),PCIe-AXI-Controller

    Transaction Layer的所有功能特性,不僅內置DMA控制器,而且具備AXI4用戶接口,提供一個高性能,易于使用,可定制化的PCIe-AX
    的頭像 發表于 02-21 15:15 ?567次閱讀
    PCIe<b class='flag-5'>控制器</b>(FPGA或ASIC),PCIe-<b class='flag-5'>AXI</b>-Controller

    Xilinx FPGA NVMe Host Controller IP,NVMe主機控制器

    獨立的數據寫入AXI4-Stream/FIFO接口和數據讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應用。此外,
    發表于 02-21 10:16

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    據讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應用。此外,NVMe Host Controller IP支持RAID存儲,從而可實現更高存儲
    的頭像 發表于 02-18 11:27 ?653次閱讀
    <b class='flag-5'>Xilinx</b> FPGA <b class='flag-5'>NVMe</b><b class='flag-5'>控制器</b>,<b class='flag-5'>NVMe</b> Host Controller IP

    漫談AMBA總線-AXI4協議的基本介紹

    本文主要集中在AMBA協議中的AXI4協議。之所以選擇AXI4作為講解,是因為這個協議在SoC、IC設計中應用比較廣泛。
    發表于 01-17 12:21 ?1269次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b>協議的基本<b class='flag-5'>介紹</b>

    XILINX FPGA IP之AXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4AXI4-Stream互連以及其他AXI4系統外設上生成特定序列(流量)。它根據IP的編程和選擇的操作模式生成各種類型
    的頭像 發表于 11-23 16:03 ?1659次閱讀
    <b class='flag-5'>XILINX</b> FPGA IP之<b class='flag-5'>AXI</b> Traffic Generator

    AXI傳輸數據的過程

    AXI4為例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關IP核中,經常見到AXI總線接口,
    的頭像 發表于 10-31 15:37 ?769次閱讀
    <b class='flag-5'>AXI</b>傳輸數據的過程

    LogiCORE JTAG至AXI Master IP核簡介

    參數來選擇。 集成設計環境(IDE)。AXI數據總線的寬度可定制。該IP可通過AXI4互連驅動AXI4-Lite或AXI4內存映射從站。運行時間與該內核的交互需要使用Vivado邏輯分
    的頭像 發表于 10-16 10:12 ?791次閱讀
    LogiCORE JTAG至<b class='flag-5'>AXI</b> Master IP核簡介