在易靈思的器件上接收LVDS一般采用PLL接收,通過PLL產(chǎn)生兩個(gè)時(shí)鐘,一個(gè)是fast_clk,一個(gè)是slow_clk,分別用于處理串行數(shù)據(jù)和并行數(shù)據(jù)。
但是如果LVDS的速率比較低時(shí),另外想通過去掉PLL來節(jié)省功耗時(shí),也可以直接用lvds_rx_clk直接走GCLK的方式來處理。下面我們來說明一下:
硬件環(huán)境如下:
打開interface在里面設(shè)置LVDS
LVDS的時(shí)鐘接收Connection Type選擇gclk。
對(duì)于數(shù)據(jù)設(shè)置串化因子為2,并輸入Parallel Clock名字為上面定義的時(shí)鐘。
在一切都設(shè)置好之后需要生成約束。但是會(huì)報(bào)以下錯(cuò)誤。
但是解決辦法是有的。在工程目錄下新建pt_rule.ini文件,輸入lvds_rule_rx_pll_refclk,再次生成結(jié)束可以正常。
程序框圖如下:
-
lvds
+關(guān)注
關(guān)注
2文章
1011瀏覽量
65242 -
易靈思
+關(guān)注
關(guān)注
5文章
41瀏覽量
4759
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論