面向 UltraScale？ 架構 GTY 收發器的可定制 LogiCORE？ IP 集成式誤碼率測試器 （IBERT） 核用于評估和監控 ｖ 收發器。該核包括采用 FPGA 邏輯實現的模式生成器和檢查器，并能夠接入 GTY 收發器的端口和動態重配置端口屬性。還包括了通信邏輯，可通過 JTAG 在運行時間進行設計訪問。此核可用作獨立或公開設計，基于客戶配置。

主要性能和優勢：

為 Vivado？ 串行 I/O 分析器功能與 IBERT 內核之間提供了通信路徑。

提供 UltraScale 架構 GTY 收發器 （用戶可選數量）

可根據所需的線速、參考時鐘速率、和參考時鐘源來定制每個收發器

需要可源自引腳或某個使能 GTY 收發器的系統時鐘

特色技術文檔

Vivado 發布說明

IP 性能和資源利用率數據

工具和器件支持

器件系列支持：

Virtex UltraScale

設計工具支持：

Vivado Design Suite

相關產品

ChipScope 集成控制器 （ICON）

ChipScope PRO 虛擬輸入/輸出 （VIO）

ChipScope 集成邏輯分析器 （ILA）

面向 Virtex-7 GTX 的 ChipScope Pro IBERT

面向 Virtex-6 GTH 的 ChipScope Pro （IBERT）

面向 Virtex-5 FPGA GTX 收發器的 ChipScope Pro IBERT

面向 Spartan-6 GTP 收發器的 ChipScope Pro IBERT

Spartan-6 FPGA 嵌入式套件

Virtex-6 FPGA 嵌入式套件