精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

半導體干法刻蝕技術解析

中科院半導體所 ? 來源:半導體全解 ? 2024-10-18 15:20 ? 次閱讀

文章來源:半導體全解

原文作者:圓圓De圓

主要介紹幾種常用于工業制備的刻蝕技術,其中包括離子束刻蝕(IBE)、反應離子刻蝕(RIE)、以及后來基于高密度等離子體反應離子的電子回旋共振等離子體刻蝕(ECR)和電感耦合等離子體刻蝕(ICP)。

刻蝕是指通過物理或化學方法對材料進行選擇性的去除,從而實現設計的結構圖形的一種技術。

目前的半導體器件許多采用臺面型器件結構設計,臺面形成的方法主要有濕法腐蝕和干法刻蝕兩種,盡管在半導體器件的制備中,簡單而快速的濕法腐蝕發揮了很大的作用,但由于該方法同時又具有腐蝕各向同性、均勻性較差等缺點,導致其在完成小尺寸的圖形轉移時表現出較差的控制性。

而干法刻蝕因具有高度的各向異性、均勻性好、重復性高等優勢開始在半導體器件的制備工藝中脫穎而出。

干法刻蝕技術其實是一個非常寬泛的概念,可泛指一切用于去除表面材料、實現微納圖形轉移的非濕法刻蝕技術,包括激光刻蝕、氣浴刻蝕以及化學蒸汽刻蝕等多種技術手段。

這篇文章提到的干法刻蝕技術是基于等離子體放電產生的物理或化學過程對材料表面進行加工處理的狹義的干法刻蝕。

離子束刻蝕

離子束刻蝕(Ion Beam Etching,IBE)又被稱為離子銑,是上個世紀 70 年代發展起來的一種純物理刻蝕技術,其原理是利用惰性氣體(例如 Ar,Xe 等)產生的離子束經加速電壓作用后高速轟擊靶材表面,轟擊過程中離子束不斷的將能量傳遞給材料表面原子,當表面原子積累的能量大于其自身結合能時,則會脫離固體表面發生濺射,從而達到刻蝕的目的,其原理示意圖如圖所示。

wKgaoWcSDD-AL1f9AACmxnZX9Js663.jpg

該技術采用加速電壓控制離子束的方向及能量,因而刻蝕表現出極好的各向異性和速率可控性,加之其完全屬于純物理刻蝕,可應用的材料范圍也非常廣,至今在刻蝕化學性質非常穩定的材料(例如陶瓷、某些金屬等)時依然發揮著重要作用。但正因為如此,該技術的掩膜選擇比往往較低,在刻蝕較深的溝槽時需要采用很厚的掩膜而影響刻蝕精度;且高速轟擊的離子束容易造成表面晶格損傷,給器件帶來不可避免的電學損傷。

反應離子刻蝕

反應離子刻蝕(Reactive Ion Etching,RIE)是在IBE基礎上發展而來的一類化學反應為主、離子物理轟擊為輔的干法刻蝕技術。與 IBE 相比,RIE 具有更高的刻蝕速率且同時也表現出優異的各向異性以及大面積均勻性,是目前微納加工過程中使用最為廣泛的刻蝕技術之一。

其具體結構示意圖如圖所示,當在平行板電極系統兩側施加射頻電壓時,腔室內的電子會加速轟擊反應氣體導致其發生電離,電離過程中會進一步產生自由電子繼續參與碰撞,直至達到平衡的輝光放電狀態,在平行板一側形成穩定的等離子體。由于電子的質量較輕因而運動速度也比較快,陽極附近的電子在射頻電壓的加速下碰撞到接地的金屬內壁被直接導走,而陰極附近的電子則被基板吸附形成負電荷積累,從而導致整個等離子體帶了一定的正電勢,而陰極基板處于負電位狀態,在腔室內部自然形成一定的電勢差,帶正電的等離子體在該偏置電壓的作用下加速轟擊到與陰極電極互連的待刻樣品表面,從而實現刻蝕作用。

wKgaoWcSDGSAV5teAABByXT9dh0730.jpg

刻蝕過程中整個腔室保持在一定的低壓環境下(0.1~10 Pa),半真空環境在一定程度提高了反應氣體電離率,同時也加速了中性活性基團到達樣品表面發生化學反應的過程。一般而言,RIE 刻蝕需要反應生成物具有一定的揮發性,以便在刻蝕過程中能及時有效的被真空系統抽離,從而避免二次沉積從而保持刻蝕的高精度

在 RIE 刻蝕系統中,射頻電場的 RF 功率直接決定了等離子體的濃度以及加速偏置電壓的大小,繼而可以控制刻蝕速率。但遺憾的是,RIE 在提高等離子密度的同時也會提高加速偏置電壓,加速轟擊離子使其具有較高的能量,可能會導致材料產生晶格損傷,同時也降低了掩膜選擇比,因此在刻蝕應用中還是具有一定限制。隨著大規模集成電路的迅速發展,晶體管的尺寸不斷縮小,對微納加工技術的精度、深寬比等指標提出了更高的要求,由此基于高密度等離子體的干法刻蝕技術應運而生,為電子信息技術的進一步發展帶來了新的曙光。

電子回旋共振等離子體刻蝕

早期的一種實現高密度等離子體的方式是基于微波電子回旋共振技術實現的,即電子回旋共振等離子體刻蝕(Electron Cyclotron Resonance,ECR)技術,其結構示意圖如圖所示。

wKgZoWcSDG2AM-TYAADF30C2cKs347.jpg

該系統從頂部導入高頻微波(~2.5GHz),利用微波與腔體內的電子形成共振,并在腔體外側施加與之頻率匹配的、均勻分布的磁場,使電子發生回旋共振以獲得較高的能量,從而提高電離率。通過該方法可以得到高于 10E11/cm3的等離子體密度,較RIE至少提高了兩個數量級(10E9~10E10/cm3)。同時,底部樣品臺依舊與射頻源相連,通過控制射頻源功率可以獨立控制等離子體的加速偏置電壓。

ECR 刻蝕技術的出現,彌補了RIE 刻蝕技術等離子體密度和偏置電壓不能分別控制的缺點,同時高密度的等離子體大大提高了刻蝕速率和掩膜選擇比,促進了微納加工中超高深寬比刻蝕圖形的實現。

但該技術的實現依托于微波源、射頻源、磁場等多個系統的共同作用,設備結構設計一般都比較復雜,同時存在各個射頻源之間相互調節匹配的問題,給實際操作也帶來一定難度。因此在 ECR 刻蝕技術提出不久后,又衍生出了新的 ICP 刻蝕技術。

電感耦合等離子體刻蝕

電感耦合等離子體刻蝕(Inductively Coupled Plasma,ICP)技術在ECR技術的基礎上進一步簡化,采用兩個13.56MHz的射頻源分別控制等離子體的產生和加速偏置電壓的大小,同時通過螺旋線圈感應出交變電磁場的方式代替 ECR 中的外部磁場,其結構示意圖如圖所示,射頻源通過電磁耦合將能量傳遞給內部電子,電子在感應電磁場內做回旋運動碰撞反應氣體使其電離,且可以獲得與 ECR 相當的等離子體密度。ICP 刻蝕技術基本上兼顧了上述幾種刻蝕系統的所有優點,同時滿足了高刻蝕速率、高選擇比、大面積均勻性且設備結構簡單易控等需求,因此也迅速取代了 ECR 成為了新一代高密度等離子刻蝕技術的首選。

wKgaoWcSDHaAa4wbAADGxi4QYRw409.jpg

干法刻蝕的特點

干法刻蝕技術以各向異性度好、刻蝕速率高等優點取代了濕法腐蝕并迅速在微納加工中占領了主要地位。

好的干法刻蝕技術的評判標準主要有:掩膜選擇比、各向異性度、刻蝕速率、整體均勻性、表面平滑晶格損傷等。由于評估指標眾多,具體情況還是需要根據制備需求而定。

對于干法刻蝕而言,其最直觀的考察指標即表面形貌,包括刻蝕底面及側壁平整度、刻蝕臺面的各向異性度等,且二者均可通過控制化學反應與物理轟擊的比例調控。刻蝕后的微觀形貌表征主要采用掃描電子顯微鏡以及原子力顯微鏡完成。

掩膜選擇比即相同刻蝕條件、相同刻蝕時間內掩膜的刻蝕深度與材料的刻蝕深度之比,一般而言,選擇比越好,圖形轉移精度也越高。

ICP 刻蝕常用的掩膜主要有光刻膠、金屬以及介質膜等,其中光刻膠的選擇比較差且在高溫或高能量轟擊下容易變性;而金屬具有極高的選擇比,但在去除掩膜時存在一定難度,往往需要采取多層掩膜的方式進行,且金屬掩膜在刻蝕過程中可能會附著在臺面側壁形成漏電通道。因此采用合適的掩膜工藝對于刻蝕尤其重要,掩膜材料的選擇也要根據具體器件的性能來確定!

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    334

    文章

    27003

    瀏覽量

    216267
  • 制備工藝
    +關注

    關注

    0

    文章

    8

    瀏覽量

    5796
  • 刻蝕
    +關注

    關注

    2

    文章

    162

    瀏覽量

    13031

原文標題:一文了解半導體干法刻蝕技術

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導體所】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    干法刻蝕常用設備的原理及結構

    干法刻蝕技術是一種在大氣或真空條件下進行的刻蝕過程,通常使用氣體中的離子或化學物質來去除材料表面的部分,通過掩膜和刻蝕參數的調控,可以實現各向異性及各向同性
    的頭像 發表于 01-20 10:24 ?6586次閱讀
    <b class='flag-5'>干法刻蝕</b>常用設備的原理及結構

    釋放MEMS機械結構的干法刻蝕技術

    本帖最后由 gk320830 于 2015-3-7 11:21 編輯 釋放MEMS機械結構的干法刻蝕技術濕法刻蝕是MEMS 器件去除犧牲材料的傳統工藝,總部位于蘇格蘭的Point 35
    發表于 11-04 11:51

    6英寸半導體工藝代工服務

    鋁、干法刻蝕鈦、干法刻蝕氮化鈦等)20、 等離子去膠21、 DRIE (硅深槽刻蝕)、ICP、TSV22、 濕法刻蝕23、 膜厚測量24、 納米、微米臺階測量25、 電阻、方阻、電阻率
    發表于 01-07 16:15

    【轉帖】干法刻蝕的優點和過程

    蒸發,所以刻蝕要在一個裝有冷卻蓋的密封回流容器中進行。主要問題是光刻膠層經不起刻蝕劑的溫度和高刻蝕速率。因此,需要一層二氧化硅或其他材料來阻擋刻蝕劑。這兩個因素已導致對于氮化硅使用
    發表于 12-21 13:49

    釋放MEMS機械結構的干法刻蝕技術

    釋放MEMS機械結構的干法刻蝕技術   濕法刻蝕是MEMS 器件去除犧牲材料的傳統工藝,總部位于蘇格蘭的Point 35 Microstructures在SEMICON C
    發表于 11-18 09:17 ?1005次閱讀

    干法刻蝕原理

    干法刻蝕原理 刻蝕作用:去除邊緣PN結,防止上下短路。干法刻蝕原理:利用高頻輝光放電反應,使CF4氣體激活成活性粒子,這些活性
    發表于 07-18 11:28 ?6230次閱讀

    兩種基本的刻蝕工藝:干法刻蝕和濕法腐蝕

    反刻是在想要把某一層膜的總的厚度減小時采用的(如當平坦化硅片表面時需要減小形貌特征)。光刻膠是另一個剝離的例子??偟膩碚f,有圖形刻蝕和無圖形刻蝕工藝條件能夠采用干法刻蝕或濕法腐蝕技術
    的頭像 發表于 12-14 16:05 ?7w次閱讀

    GaN材料干法刻蝕工藝在器件工藝中有著廣泛的應用

    摘要:對比了RIE,ECR,ICP等幾種GaN7干法刻蝕方法的特點?;仡櫫耍牵幔危狈?b class='flag-5'>刻蝕領域的研究進展。以ICP刻蝕GaN和AIGaN材料為例,通過工藝參數的優化,得到了高刻蝕速率和理
    發表于 12-29 14:39 ?3458次閱讀
    GaN材料<b class='flag-5'>干法刻蝕</b>工藝在器件工藝中有著廣泛的應用

    干法刻蝕之鋁刻蝕的介紹,它的原理是怎樣的

    在集成電路的制造過程中,刻蝕就是利用化學或物理方法有選擇性地從硅片表面去除不需要的材料的過程。從工藝上區分,刻蝕可以分為濕法刻蝕干法刻蝕。前者的主要特點是各向同性
    發表于 12-29 14:42 ?1w次閱讀
    <b class='flag-5'>干法刻蝕</b>之鋁<b class='flag-5'>刻蝕</b>的介紹,它的原理是怎樣的

    詳細分析碳化硅(SiC)器件制造工藝中的干法刻蝕技術

    摘要:簡述了在SiC材料半導體器件制造工藝中,對SiC材料采用干法刻蝕工藝的必要性.總結了近年來SiC干法刻蝕技術的工藝發展狀況. 半導體
    發表于 12-30 10:30 ?9363次閱讀
    詳細分析碳化硅(SiC)器件制造工藝中的<b class='flag-5'>干法刻蝕</b><b class='flag-5'>技術</b>

    干法刻蝕工藝介紹

    刻蝕半導體IC制造中的至關重要的一道工藝,一般有干法刻蝕和濕法刻蝕兩種,干法刻蝕和濕法刻蝕一個
    發表于 06-13 14:43 ?6次下載

    干法刻蝕解決RIE中無法得到高深寬比結構或陡直壁問題

    在 MEMS 制造工藝中,常用的干法刻蝕包括反應離子刻蝕 (Reactive lon Etching, RIE)、深反應離子刻蝕(Deep Reactive lon Etching, DRIE) 和XerF2各向同性蝕刻。
    的頭像 發表于 10-10 10:12 ?4740次閱讀

    干法刻蝕和清洗(Dry Etch and Cleaning)

    干法刻蝕工藝流程為,將刻蝕氣體注入真空反應室,待壓力穩定后,利用射頻輝光放電產生等離子體;受高速電子撞擊后分解產生自由基,并擴散到圓片表面被吸附。
    的頭像 發表于 11-10 09:54 ?6209次閱讀

    干法刻蝕與濕法刻蝕各有什么利弊?

    半導體制造中,刻蝕工序是必不可少的環節。而刻蝕又可以分為干法刻蝕與濕法刻蝕,這兩種技術各有優勢
    的頭像 發表于 09-26 18:21 ?7575次閱讀
    <b class='flag-5'>干法刻蝕</b>與濕法<b class='flag-5'>刻蝕</b>各有什么利弊?

    半導體芯片制造技術干法刻蝕工藝詳解

    今天我們要一起揭開一個隱藏在現代電子設備背后的高科技秘密——干法刻蝕工藝。這不僅是一場對微觀世界的深入探秘,更是一次對半導體芯片制造藝術的奇妙之旅。
    的頭像 發表于 08-26 10:13 ?1061次閱讀
    <b class='flag-5'>半導體</b>芯片制造<b class='flag-5'>技術</b>之<b class='flag-5'>干法刻蝕</b>工藝詳解