精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

揭秘Intel 10nm工藝,晶體管密度是三星10nm工藝的兩倍

半導體動態 ? 來源:網絡整理 ? 作者:工程師吳畏 ? 2018-06-15 15:53 ? 次閱讀

作為科技行業著名的“牙膏廠”,英特爾一直走在所有廠商前面。因為它的10nm制程已經跳票三年之久,每當一款新的處理器發布,眾人翹首以待10nm的到來,可英特爾還是給用戶潑冷水,繼續跳票10nm工藝。

對于很多用戶而言,都在疑問為何英特爾一直跳票10nm呢?因為相比起同期的臺積電、三星等廠商,10nm工藝早已經量產上市,并已推出蘋果A11、Exynos 9810等芯片,而作為PC領域中的大哥人物,為何英特爾跟不上潮流的發展呢?而今天,外媒TechInsight就給出了一份滿意的答復。

目前,Intel 10nm處理器已經小批量出貨,已知產品只有一款低壓低功耗的Core i3-8121U,由聯想IdeaPad 330筆記本首發。

TechInsight分析了這顆處理器,獲得了一些驚人的發現,直接證實了Intel新工藝的先進性。

分析發現,Intel 10nm工藝使用了第三代FinFET立體晶體管技術,晶體管密度達到了每平方毫米1.008億個(符合官方宣稱),是目前14nm的足足2.7倍!

作為對比,三星10nm工藝晶體管密度不過每平方毫米5510萬個,僅相當于Intel的一半多,7nm則是每平方毫米1.0123億個,勉強高過Intel 10nm。

至于臺積電、GF兩家的7nm,晶體管密度比三星還要低一些。

換言之,僅晶體管集成度而言,Intel 10nm的確和對手的7nm站在同一檔次上,甚至還要更好!

另外,Intel 10nm的最小柵極間距(Gate Pitch)從70nm縮小到54nm,最小金屬間距(Metal Pitch)從52nm縮小到36nm,同樣遠勝對手。

事實上與現有其他10nm以及未來的7nm相比,Intel 10nm擁有最好的間距縮小指標。

Intel 10nm的其他亮點還有:

-BEOL后端工藝中首次使用了金屬銅、釕(Ru),后者是一種貴金屬
-BEOL后端和接觸位上首次使用自對齊曝光方案(self-aligned patterning scheme)
-6.2-Track高密度庫實現超級縮放(Hyperscaling)
-Cell級別的COAG(Contact on active gate)技術

當然了,技術指標再先進,最終也要轉換成有競爭力的產品才算數。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 三星電子
    +關注

    關注

    34

    文章

    15856

    瀏覽量

    180931
  • intel
    +關注

    關注

    19

    文章

    3480

    瀏覽量

    185763
  • 晶體管
    +關注

    關注

    77

    文章

    9641

    瀏覽量

    137875
收藏 人收藏

    評論

    相關推薦

    三星電子:18FDS將成為物聯網和MCU領域的重要工藝

    電子發燒友網報道(文/吳子鵬)今年上半年,三星在FD-SOI工藝上面再進一步。3月份,意法半導體(STMicroelectronics)宣布與三星聯合推出18nm FD-SOI
    發表于 10-23 11:53 ?235次閱讀
    <b class='flag-5'>三星</b>電子:18FDS將成為物聯網和MCU領域的重要<b class='flag-5'>工藝</b>

    三星電子計劃在2026年推出最后一代10nm工藝1d nm

    三星電子在最新的內存產品路線圖中透露了未來幾年的技術布局。據透露,三星計劃在2024年率先推出基于1c nm制程的DDR內存,該制程將支持高達32Gb的顆粒容量,標志著內存性能與密度
    的頭像 發表于 09-09 17:45 ?547次閱讀

    概倫電子NanoSpice通過三星代工廠3/4nm工藝技術認證

    概倫電子(股票代碼:688206.SH)近日宣布其新一代大容量、高性能并行SPICE仿真器NanoSpice通過三星代工廠3/4nm工藝技術認證,滿足雙方共同客戶對高精度、大容量和高性能的高端電路仿真需求。
    的頭像 發表于 06-26 09:49 ?604次閱讀

    臺積電3nm工藝穩坐釣魚臺,三星因良率問題遇冷

    近日,全球芯片代工領域掀起了不小的波瀾。據媒體報道,臺積電在3nm制程的芯片代工價格上調5%之后,依然收獲了供不應求的訂單局面。而與此同時,韓國的三星電子在3nm工藝上卻遭遇了前所未有
    的頭像 發表于 06-22 14:23 ?1138次閱讀

    三星展望2027年:1.4nm工藝與先進供電技術登場

    在半導體技術的競技場上,三星正全力沖刺,準備在2027年推出一系列令人矚目的創新。近日,三星晶圓代工部門在三星代工論壇上公布了其未來幾年的技術路線圖,其中包括備受矚目的1.4nm制程
    的頭像 發表于 06-21 09:30 ?373次閱讀

    三星與新思科技攜手,備戰2nm工藝量產

    在全球半導體行業邁向更高精度和更小尺寸的征途上,三星與新思科技近日宣布了一項重要的合作。這一合作旨在確保三星的2nm制造工藝能夠順利實現量產,并在市場中占據領先地位。
    的頭像 發表于 06-20 09:22 ?473次閱讀

    三星公布最新工藝路線圖

    : 1. **新節點和技術進展**:三星宣布了個新的尖端節點——SF2Z 和 SF4U。SF2Z 是一種2nm工藝,采用背面電源輸送網絡(BSPDN)技術,這種技術將電源軌置于晶圓背
    的頭像 發表于 06-17 15:33 ?350次閱讀
    <b class='flag-5'>三星</b>公布最新<b class='flag-5'>工藝</b>路線圖

    三星電子開始量產其首款3nm Gate All Around工藝的片上系統

    據外媒報道,三星電子已開始量產其首款3nm Gate All Around(GAA)工藝的片上系統(SoC),預計該芯片預計將用于Galaxy S25系列。
    的頭像 發表于 05-08 15:24 ?574次閱讀

    三星電子:加快2nm和3D半導體技術發展,共享技術信息與未來展望

    在技術研發領域,三星電子的3nm與2nm工藝取得顯著進步,預計本季度內完成2nm設計基礎設施的開發;此外,4
    的頭像 發表于 04-30 16:16 ?487次閱讀

    臺積電升級4nm N4C工藝,優化能效與降低成本

    在近日舉辦的 2024 年北美技術研討會上,業務發展副總裁張凱文發表講話稱:“盡管我們的 5nm 和 4nm 工藝尚未完全成熟,但從 N5 到 N4 的光學微縮密度已提升 4%,且
    的頭像 發表于 04-26 14:35 ?1006次閱讀

    三星電子3nm工藝良率低迷,始終在50%左右徘徊

    據韓國媒體報道稱,三星電子旗下的3納米工藝良品比例仍是一個問題。報道中僅提及了“3nm”這一籠統概念,并沒有明確指出具體的工藝類型。知情者透露,盡管有部分分析師認為其已經超過60%
    的頭像 發表于 03-07 15:59 ?727次閱讀

    無意發展至10nm以下,第二梯隊晶圓代工廠的成熟工藝現狀

    電子發燒友網報道(文/周凱揚)半導體制造工藝經過多年的發展,已經有了翻天覆地的變化。但如果我們單從晶圓代工廠的工藝布局來看,就會發現變化并不算大,領頭的臺積電、三星等依然在加大先進工藝
    的頭像 發表于 02-21 00:17 ?3427次閱讀
    無意發展至<b class='flag-5'>10nm</b>以下,第二梯隊晶圓代工廠的成熟<b class='flag-5'>工藝</b>現狀

    三星第二代3nm工藝開始試產!

    據報道,三星預計在未來6個月時間內,讓SF3的工藝良率提高到60%以上。三星SF3工藝會率先應用到可穿戴設備處理器上,三星Galaxy Wa
    的頭像 發表于 01-29 15:52 ?617次閱讀

    英特爾20A、18A工藝流片,臺積電面臨挑戰

    英特爾的Intel 20A和Intel 18A工藝已經開始流片,意味著量產階段已經不遠。而2nm工藝和1.8
    的頭像 發表于 12-20 17:28 ?1536次閱讀

    雙極晶體管工藝流程介紹

    襯底:NPN雙極晶體管的基礎是p摻雜(硼)硅襯底,上面沉積了厚氧化層(600 nm)。
    的頭像 發表于 12-06 18:15 ?4321次閱讀
    雙極<b class='flag-5'>晶體管工藝</b>流程介紹