功率是7納米制程以及需要延長電池壽命取得競爭優勢節點在設計時所面臨的頭號挑戰。解決功率問題的最佳方法就是預測功耗、找出耗電的地方，并透過實際應用的功率分布，增加功率雜訊和散熱應用的覆蓋范圍。

根據Semiconductor Engineering報導，效能、功率和尺寸面積是傳統芯片設計的重點，摩爾定律讓尺寸微縮成為主要優先，對于微處理器的能力和速度要求也不斷提升。

隨著智能型手機與其它行動裝置的普及，功耗逐漸成為芯片和系統設計的主要方向，而無人機、物聯網(IoT)、機器人、穿戴裝置和其它電池供電電子產品的出現，更推動超低功率芯片的研發。

盡管外界多次預測摩爾定律即將失效，但它仍在持續，只是做了些修正，例如芯片制造商轉向復合半導體與2D材料，而微影與3D晶體管結構等問題也使新制程節點的引進從1.5~2年延長為3.5~4年。而增加這些芯片設計難度的罪魁禍首就是功率以及散熱、雜訊等因功率造成的影響。先進節點因絕緣層變得更薄、極細導線的電阻-電容延遲時間(RC delay)，對雜訊和變異數容忍度大幅降低，必須更嚴格控制功率才能將熱能影響最小化，避免芯片因過熱而降低其可靠度及壽命。

Moortec技術長Oliver King表示，新節點雖可帶來顯著效益，但由于制程尚未成熟，因此更難在功率和效能之間取得妥協，實現功率或效能最佳化。對于需要使用10年以上的裝置來說，功率目標更為嚴峻，單一電池須能支持整個生命周期。而新的拓樸結構、先進的偏壓法、創新的設計工具都是進一步發展所必須的。正確的半導體技術是達成超低功耗的重要步驟，先進的FD-SOI技術可大幅降低功耗，但對于中小型設計業者來說，從FinFET移轉至FD-SOI技術的成本及風險都很高。

電池供電產品不斷增添更多的特性和功能，又要求維持甚至超過前一代產品的電池續航力，因此驅動對功率的需求，并成為機器學習等運算密集應用的主要考量。此外還有無線技術，如Wi-Fi和5G使用的超低功耗調制解調器，因此芯片設計重點雖然仍圍繞著功率、效能和尺寸大小，但彼此的平衡已出現轉變。

大型數據中心一向重視功耗問題，服務器機架和儲存設備需要用電，散熱裝置也會耗電，冷卻服務器和其它元件可提高能源效率。

數據量的增加降低了將所有數據移至云端的功率效率，也改變了用戶對如何提升處理數據效率的看法。

安謀(ARM)物理設計事業群主管Rainer Herberholz指出，超低功耗與物聯網邊緣系統相關，本地運算希望降低傳感器汲取信息的功率，以控制云端通訊的間接成本，達到更高的自主權。降低功率的最佳方法就是減少電壓，但做起來并不容易。

Herberholz表示，主要問題在于時序變化的增加和以低電壓運行靜態隨機存取存儲器。ARM生態系統在達成超低功耗目標上扮演著重要角色，從晶圓廠提供超低功耗制程到電子設計自動化(EDA)、推薦解決低電壓挑戰的設計實現方法、新核心和實體IP以及集成系統單芯片的新方式，無論是系統層級的設計或軟件設計，每個環節都有助降低功耗。

ANSYS緩存器傳輸級(RTL)產品管理主管Preeti Gupta表示，功率行為與芯片活動高度相依，盡早將操作系統開機等實時應用的功率及熱能分布視覺化，將可避免在設計后期才發現問題而導致的成本，RTL模擬對于早期功率雜訊和熱能分析十分有幫助。