無論對(duì)于芯片設(shè)計(jì)商還是器件制造商來說，DDR內(nèi)存可謂是無處不在——除了在服務(wù)器、工作站和臺(tái)式機(jī)中之外，還會(huì)內(nèi)置在消費(fèi)類電子產(chǎn)品、汽車和其他系統(tǒng)設(shè)計(jì)中。每一代新的 DDR（雙倍數(shù)據(jù)速率）SDRAM（同步動(dòng)態(tài)隨機(jī)內(nèi)存）標(biāo)準(zhǔn)都會(huì)在許多方面帶來顯著改進(jìn)，包括速度、尺寸和功率效率。

一、DDR是什么? DDR概述

DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）,簡稱為DDR, 簡單的說就是雙倍傳輸速率的SDRAM。普通SDRAM內(nèi)存的工作方式是在一個(gè)時(shí)鐘周期的上升沿觸發(fā)進(jìn)行工作。也就是說在一個(gè)時(shí)鐘周期內(nèi)，內(nèi)存將工作一次。而DDR的技術(shù)使得內(nèi)存可以在每一個(gè)時(shí)鐘周期的上升沿和下降沿分別觸發(fā)一次，這樣就使得在一個(gè)時(shí)鐘周期內(nèi)內(nèi)存可以工作兩次，這樣就使得DDR內(nèi)存在相同的時(shí)間內(nèi)能夠完成普通內(nèi)存一倍的工作量。

DDR定義里的“同步”是什么意思？
“同步”是指內(nèi)存工作需要同步時(shí)鐘。DDR內(nèi)部命令的發(fā)送與數(shù)據(jù)傳輸都以它為基準(zhǔn)。

DDR的全拼是Double Data Rate SDRAM雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存, 主要用在電腦的內(nèi)存。DDR的特點(diǎn)就是走線數(shù)量多，速度快，操作復(fù)雜，給測試和分析帶來了很大的挑戰(zhàn)。

目前DDR技術(shù)已經(jīng)發(fā)展到了DDR5，性能更高，功耗更低，存儲(chǔ)密度更高，芯片容量大幅提升，他的數(shù)據(jù)速率在3200-6400MT/s。

DDR本質(zhì)上不需要提高時(shí)鐘頻率就能加倍提高SDRAM的速度，它允許在時(shí)鐘的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標(biāo)準(zhǔn)SDRAM的兩倍，至于地址與控制信號(hào)則與傳統(tǒng)SDRAM相同，仍在時(shí)鐘上升沿進(jìn)行數(shù)據(jù)判斷。

DDR核心技術(shù)點(diǎn)就在于雙沿傳輸和預(yù)取Prefetch.

DDR的頻率包括核心頻率，時(shí)鐘頻率和數(shù)據(jù)傳輸頻率。核心頻率就是內(nèi)存的工作頻率；DDR1內(nèi)存的核心頻率是和時(shí)鐘頻率相同的，到了DDR2和DDR3時(shí)才有了時(shí)鐘頻率的概念，就是將核心頻率通過倍頻技術(shù)得到的一個(gè)頻率。數(shù)據(jù)傳輸頻率就是傳輸數(shù)據(jù)的頻率。

DDR存儲(chǔ)器的身影現(xiàn)在到處可見 — 不僅在服務(wù)器、工作站和臺(tái)式電腦中使用，還廣泛嵌入在消費(fèi)電子、汽車和其他系統(tǒng)設(shè)計(jì)中。每一代 DDR SDRAM（雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）的推出，都伴隨著速度提升、封裝尺寸減小，以及功耗降低（參見表 1）。這些功能特性方面的改進(jìn)，也使得設(shè)計(jì)人員在降低設(shè)計(jì)裕量、提高信號(hào)完整性和互操作性方面面臨更多的挑戰(zhàn)。

表 1 JEDEC 定義了 DDR 規(guī)范

DDR內(nèi)存原理

基本DDR subsystem架構(gòu)圖：DDRC +DDRphy +SDRAM顆粒，DDR IP一般包括DDR Controller和DDR PHY，內(nèi)部涉及的內(nèi)容包括但不限于以下幾個(gè)方面：數(shù)據(jù)保序、仲裁、最優(yōu)調(diào)度、協(xié)議狀態(tài)機(jī)設(shè)計(jì)、防餓死機(jī)制、bypass通路、快速切頻、DDR training

DDR工作原理

當(dāng)時(shí)鐘脈沖達(dá)到一定頻率時(shí)，DDR存儲(chǔ)器才開始工作，此后發(fā)生的就是“讀-存-讀”的過程。在此過程中，器件芯片會(huì)從主在取數(shù)據(jù)，然后與入數(shù)據(jù)在儲(chǔ)區(qū)。當(dāng)寫入操作完成后，再從存儲(chǔ)區(qū)中取出數(shù)據(jù)，並將其傳輸?shù)?a target="_blank">處理器中，然后根據(jù)需要將數(shù)據(jù)處理，再把最終結(jié)果返回到主存。

DDR 的雙倍數(shù)據(jù)傳輸率其實(shí)就是每個(gè)時(shí)鐘周期內(nèi)讀寫一次數(shù)據(jù)，即DDR芯片可以在每個(gè)時(shí)鐘周期內(nèi)分別完成“讀-存”和“存-讀”操作，從而提高存儲(chǔ)器的傳輸效率。

DDR內(nèi)存通過雙倍數(shù)據(jù)速率的傳輸方式，結(jié)合多通道傳輸和數(shù)據(jù)校驗(yàn)等技術(shù)，提高了數(shù)據(jù)傳輸效率和可靠性。這使得 DDR 成為了計(jì)算機(jī)內(nèi)存的主流技術(shù)。

內(nèi)存芯片 - DDR內(nèi)存模塊中包含多個(gè)內(nèi)存芯片，每個(gè)芯片有自己的存儲(chǔ)單元。每個(gè)存儲(chǔ)單元都有一個(gè)地址，用于在讀取或?qū)懭霐?shù)據(jù)時(shí)進(jìn)行尋址。

數(shù)據(jù)總線 - DDR內(nèi)存模塊連接到計(jì)算機(jī)的內(nèi)存控制器，通過數(shù)據(jù)總線進(jìn)行數(shù)據(jù)傳輸。數(shù)據(jù)總線可以同時(shí)傳輸多個(gè)數(shù)據(jù)位，例如 64 位或 128位。

時(shí)鐘信號(hào) - DDR內(nèi)存模塊通過時(shí)鐘信號(hào)進(jìn)行同步操作。時(shí)鐘信號(hào)用來控制數(shù)據(jù)的傳輸速率，每個(gè)時(shí)鐘周期內(nèi)有一個(gè)上升沿和一個(gè)下降沿。上升沿時(shí)，數(shù)據(jù)從內(nèi)存芯片傳輸?shù)綌?shù)據(jù)總線；下降沿時(shí)，數(shù)據(jù)從數(shù)據(jù)總線傳輸?shù)絻?nèi)存芯片。

預(yù)充電 - 在開始傳輸數(shù)據(jù)之前，DDR內(nèi)存模塊會(huì)先進(jìn)行預(yù)充電操作。預(yù)充電是將存儲(chǔ)單元中的電荷恢復(fù)到初始狀態(tài)，以確保接下來的數(shù)據(jù)傳輸是準(zhǔn)確的。

數(shù)據(jù)傳輸 - DDR 采用了多通道的數(shù)據(jù)傳輸方式，即同時(shí)傳輸多個(gè)數(shù)據(jù)位。這樣可以在每個(gè)時(shí)鐘周期內(nèi)傳輸更多的數(shù)據(jù)。

DDR接口

電子器件工程聯(lián)合會(huì)（JEDEC）現(xiàn)已針對(duì)小功率DDR（LPDDR）或移動(dòng)設(shè)備（移動(dòng)DDR）推出了全新的 DDR標(biāo)準(zhǔn)。這個(gè)標(biāo)準(zhǔn)使用了更低的信號(hào)幅度，進(jìn)一步改善了功耗情況。目前，該標(biāo)準(zhǔn)已經(jīng)達(dá)到了 DDR1 的技術(shù)指標(biāo)。工程師們將無需重新設(shè)計(jì)器件的鏈路層或協(xié)議層，便可享受功耗降低帶來的種種優(yōu)勢(shì)，因?yàn)橹恍韬苌俚耐顿Y便能調(diào)整系統(tǒng)的電壓電平。

DDR接口可傳輸控制、地址、時(shí)鐘、選通和數(shù)據(jù)信號(hào)。如圖 1 所示，時(shí)鐘、地址和控制信號(hào)從存儲(chǔ)器控制器單向傳輸?shù)?DDR芯片；選通和數(shù)據(jù)信號(hào)為雙向傳輸。在讀取操作中，選通和數(shù)據(jù)信號(hào)從DDR芯片傳輸?shù)酱鎯?chǔ)器控制器。在寫入操作中，信號(hào)沿相反方向傳輸。隨著數(shù)據(jù)傳輸速率的增加和信號(hào)幅度的降低，為了提高信號(hào)性能，時(shí)鐘和選通信號(hào)采用差分信號(hào)，這樣可以消除共模噪聲。其他信號(hào)仍然在單端模式下操作，更容易受到噪聲、串?dāng)_和干擾的影響。

存儲(chǔ)器分類

存儲(chǔ)器分為內(nèi)部存儲(chǔ)器(內(nèi)存)，外部存儲(chǔ)器(外存)，緩沖存儲(chǔ)器(緩存)以及閃存這幾個(gè)大類。

內(nèi)存也稱為主存儲(chǔ)器，位于系統(tǒng)主機(jī)板上，可以同CPU直接進(jìn)行信息交換。其主要特點(diǎn)是：運(yùn)行速度快，容量小。

外存也稱為輔助存儲(chǔ)器，不能與CPU之間直接進(jìn)行信息交換。其主要特點(diǎn)是：存取速度相對(duì)內(nèi)存要慢得多，存儲(chǔ)容量大。

內(nèi)存與外存本質(zhì)區(qū)別是，一個(gè)是內(nèi)部運(yùn)行提供緩存和處理的功能，也可以理解為協(xié)同處理的通道;而外存主要是針對(duì)儲(chǔ)存文件、圖片、視頻、文字等信息的載體，也可以理解為儲(chǔ)存空間。緩存就是數(shù)據(jù)交換的緩沖區(qū) （稱作Cache），當(dāng)某一硬件要讀取數(shù)據(jù)時(shí)，會(huì)首先從緩存中查找需要的數(shù)據(jù)，如果找到了則直接執(zhí)行，找不到的話則從內(nèi)存中找。由于緩存的運(yùn)行速度比內(nèi)存快得多，故緩存的作用就是幫助硬件更快地運(yùn)行。

閃存 （Flash Memory)是一種長壽命的非易失性的存儲(chǔ)器，數(shù)據(jù)刪除不是以單個(gè)的字節(jié)為單位而是以固定的區(qū)塊為單位。閃存是電子可擦除只讀存儲(chǔ)器（EEPROM) 的變種，閃存與EEPROM不同的是，EEPROM能在字節(jié)水平上進(jìn)行刪除和重寫而不是整個(gè)芯片擦寫，而閃存的大部分芯片需要塊擦除。由于其斷電時(shí)仍能保存數(shù)據(jù)，閃存通常被用來保存設(shè)置信息，如在電腦的B1OS(基本程序）、PDA（個(gè)人數(shù)字助理）、數(shù)碼相機(jī)中保存資料等。

存儲(chǔ)器主要分為只讀存儲(chǔ)器ROM 和隨機(jī)存取存儲(chǔ)器RAM(random access memory)兩大類

ROM：只讀存儲(chǔ)器 - ROM 所存數(shù)據(jù)，一般是裝入整機(jī)前事先寫好的,整機(jī)工作過程中只能讀出，ROM所存數(shù)據(jù)穩(wěn)定，斷電后所存數(shù)據(jù)也不會(huì)改變。
RAM：隨機(jī)存取存儲(chǔ)器 (random access memory) - RAM 是與 CPU 直接交換數(shù)據(jù)的內(nèi)部存儲(chǔ)器，它可以隨時(shí)讀寫，速度快，通常作為操作系統(tǒng)或其他正在運(yùn)行中的程序的臨時(shí)數(shù)據(jù)存儲(chǔ)媒介，當(dāng)電源關(guān)閉時(shí) RAM 不能保留數(shù)據(jù)。
DDR SDRAM 在系統(tǒng)時(shí)鐘的上升沿和下降沿都可以進(jìn)行數(shù)據(jù)傳輸 - DDR SDRAM在 SDRAM 的基礎(chǔ)上發(fā)展而來，這種改進(jìn)型的 DRAM和 SDRAM 是基本一樣的，不同之處在于它可以在一個(gè)時(shí)鐘讀寫兩次數(shù)據(jù)，這樣就使得數(shù)據(jù)傳輸速度加倍了，也是目前電腦中用得最多的內(nèi)存，而且具有成本優(yōu)勢(shì)。DDR 已經(jīng)發(fā)展至今已經(jīng)進(jìn)化到 DDR5，與 DDR4相比，DDR5 在強(qiáng)大的封裝中帶來了全新的架構(gòu)。

如何計(jì)算DDR帶寬？

內(nèi)存帶寬計(jì)算公式1：
帶寬=內(nèi)存核心頻率×倍增系數(shù)×(內(nèi)存總線位數(shù)/8)

內(nèi)存帶寬計(jì)算公式2：
帶寬=標(biāo)稱頻率×線寬 ÷ 8

SDRAM和DDR區(qū)別是什么?

DDR=雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，是內(nèi)存的其中一種。DDR取消了主板與內(nèi)存兩個(gè)存儲(chǔ)周期之間的時(shí)間間隔，每隔2個(gè)時(shí)鐘脈沖周期傳輸一次數(shù)據(jù)，大大地縮短了存取時(shí)間,使存取速度提高百分之三十。

SDRAM是 "Synchronous Dynamic random access memory”的縮寫，意思是“同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器”，就是我們平時(shí)所說的“同步內(nèi)存”。從理論上說，SDRAM與CPU頻率同步，共享一個(gè)時(shí)鐘周期。SDRAM內(nèi)含兩個(gè)交錯(cuò)的存儲(chǔ)陣列，當(dāng)CPU從一個(gè)存儲(chǔ)陣列訪問數(shù)據(jù)的同時(shí)，另一個(gè)已準(zhǔn)備好讀寫數(shù)據(jù)，通過兩個(gè)存儲(chǔ)陣列的緊密切換，讀取效率得到成倍提高。

通常DRAM是有一個(gè)異步接口的，這樣它可以隨時(shí)響應(yīng)控制輸入的變化。而SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對(duì)進(jìn)入的指令進(jìn)行管線操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronous DRAM)相比，可以有一個(gè)更復(fù)雜的操作模式。

DRAM單元（cell）

DDR SDRAM，是一種雙數(shù)據(jù)速率(DDR)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。DDR是SDRAM的更新?lián)Q代產(chǎn)品，采用5伏工作電壓，允許在時(shí)鐘脈沖的上升沿和下降沿傳輸數(shù)據(jù)，這樣不需要提高時(shí)鐘的頻率就能加倍提高SDRAM的速度，并具有比SDRAM多一倍的傳輸速率和內(nèi)存帶寬。

作為現(xiàn)代數(shù)字系統(tǒng)里最重要的核心部件之一，應(yīng)用十分廣泛。從消費(fèi)類電子到商業(yè)工業(yè)類設(shè)備，從終端產(chǎn)品到數(shù)據(jù)中心，用于CPU進(jìn)行數(shù)據(jù)處理運(yùn)算的緩存。近20多年來，經(jīng)歷了從SDRAM發(fā)展到DDR RAM，又從DDR發(fā)展到目前的DDR5，每一代 DDR 技術(shù)在帶寬、性能和功耗等各個(gè)方面都實(shí)現(xiàn)了顯著的進(jìn)步，極大地推動(dòng)了計(jì)算性能的提升。

二 DDR標(biāo)準(zhǔn)發(fā)展和DDR5簡介

圖1展示的是RAM(Random Access Memory)20多年來的發(fā)展歷程和信號(hào)特點(diǎn)。在SRAM時(shí)代，由于較低的信號(hào)速率，我們更多關(guān)心的是信號(hào)的扇出以及走線所帶來的容性負(fù)載。在DDR1/2/3時(shí)代，信號(hào)速率的不斷提升，傳統(tǒng)的使用集總參數(shù)方式來進(jìn)行電路分析已越發(fā)顯得不足，我們更關(guān)心的是信號(hào)的建立保持時(shí)間，以及信號(hào)線之間的延遲skew。來到DDR4時(shí)代，有限帶寬的PCB、連接器等傳輸通道，把原始信號(hào)里的高頻分量削弱或者完全去掉，使得信號(hào)在時(shí)域波形上的表現(xiàn)為邊沿變緩、出現(xiàn)振鈴或者過沖。我們要像分析傳統(tǒng)串行數(shù)據(jù)那樣去更加關(guān)心數(shù)據(jù)的眼圖，接收端模板和誤碼率。隨著AI、機(jī)器學(xué)習(xí)以及5G的發(fā)展，以往的DDR4技術(shù)，開始顯得力不從心。如今DDR5的第5代高速I/O數(shù)據(jù)傳輸開始大規(guī)模走向市場化。

2.1 DDR5和DDR4性能差別 - DDR5的新特性

如下表所示，DDR5相比DDR4而言，帶來了一系列關(guān)鍵的性能提升，同時(shí)也帶來了新的設(shè)計(jì)挑戰(zhàn)。

表1 DDR4和DDR5比較(源自Rambus)

2.1.1 速率的提升

近年來，內(nèi)存與CPU性能發(fā)展之間的剪刀差越來越大，對(duì)內(nèi)存帶寬的需求日益迫切。DDR4在1.6GHz的時(shí)鐘頻率下最高可達(dá) 3.2 GT/s的傳輸速率，最初的 DDR5則將帶寬提高了 50%，達(dá)到 4.8 GT/s傳輸速率。DDR5 內(nèi)存的數(shù)據(jù)傳輸速率最終將會(huì)達(dá)到 8.4 GT/s。

2.1.2 電壓的降低

降低工作電壓（VDD），有助于抵消高速運(yùn)行帶來的功耗增加。在 DDR5 DRAM 中，寄存時(shí)鐘驅(qū)動(dòng)器 (RCD) 電壓從 1.2 V 降至 1.1 V。命令/地址 (CA) 信號(hào)從 SSTL 變?yōu)?PODL，其優(yōu)點(diǎn)是當(dāng)引腳處于高電平狀態(tài)時(shí)不會(huì)消耗靜態(tài)功率。

2.1.3 DIMM 新電源架構(gòu)

DIMM是什么?
DIMM全稱Dual-Inline-Memory-Modules，中文名叫雙列直插式存儲(chǔ)模塊，是指奔騰CPU推出后出現(xiàn)的新型內(nèi)存條，它提供了64位的數(shù)據(jù)通道。

DDR5改善了DIMM的工作電壓，將供電電壓從DDR4的1.2V降至1.1V，從而進(jìn)一步提升了內(nèi)存的能效。

使用 DDR5 DIMM 時(shí)，電源管理將從主板轉(zhuǎn)移到 DIMM 本身。DDR5 DIMM 將在 DIMM 上安裝一個(gè) 12 V 電源管理集成電路（PMIC），使系統(tǒng)電源負(fù)載的顆粒度更細(xì)。PMIC 分配1.1 V VDD 電源，通過更好地在 DIMM 上控制電源，有助于改善信號(hào)完整性和噪音。

2.1.4 DIMM通道架構(gòu)

DDR4 DIMM 具有 72 位總線，由 64 個(gè)數(shù)據(jù)位和 8 個(gè) ECC 位組成。在 DDR5 中，每個(gè) DIMM 都有兩個(gè)通道。每個(gè)通道寬 40 位，32 個(gè)數(shù)據(jù)位和 8 個(gè) ECC 位。雖然數(shù)據(jù)寬度相同（共 64 位），但兩個(gè)較小的獨(dú)立通道提高了內(nèi)存訪問效率。因此，使用 DDR5 不僅能提高速度，還能通過更高的效率放大更高的傳輸速率。

2.1.5 更長的突發(fā)長度

DDR4 的突發(fā)長度為4或者8。對(duì)于 DDR5，突發(fā)長度將擴(kuò)展到8和16，以增加突發(fā)有效載荷。突發(fā)長度為16(BL16)，允許單個(gè)突發(fā)訪問 64 字節(jié)的數(shù)據(jù)，這是典型的 CPU 高速緩存行大小。它只需使用兩個(gè)獨(dú)立通道中的一個(gè)通道即可實(shí)現(xiàn)這一功能。這極大地提高了并發(fā)性，并且通過兩個(gè)通道提高了內(nèi)存效率。

2.1.6 更大容量的 DRAM

DDR4 在單芯片封裝（SDP）中的最大容量為16 Gb DRAM。而DDR5的單芯片封裝最大容量可達(dá)64 Gb，組建的DIMM 容量則翻了兩番，達(dá)到驚人的 256 GB。

2.2 DDR5 設(shè)計(jì)面臨的挑戰(zhàn)

2.2.1 采用分離式全速率時(shí)鐘，對(duì)應(yīng)6400M T/s頻率的時(shí)鐘速率高達(dá)3.2GHz(未來會(huì)支持到8400M T/s)。

DDR5 DQS控制DQ讀寫時(shí)序

時(shí)鐘控制命令信號(hào)，選通信號(hào)控制數(shù)據(jù)。對(duì)時(shí)鐘信號(hào)抖動(dòng)的要求更加嚴(yán)格，對(duì)各種命令信號(hào)與數(shù)據(jù)和地址信號(hào)的時(shí)序要求也更高。

2.2.2 雙向復(fù)用的數(shù)據(jù)總線，讀寫數(shù)據(jù)分時(shí)復(fù)用鏈路。

由于有限的鏈路通道和布板空間等資源讀寫操作繼續(xù)采用共享總線，因此需要分時(shí)操作。從驗(yàn)證測試角度來看也需要分別對(duì)讀和寫信號(hào)進(jìn)行分離以檢查其是否滿足規(guī)范。

DDR5讀寫共享總線

2.2.3 突發(fā)DQS和DQ信號(hào)在更高速率的背景下在有限帶寬的鏈路傳輸時(shí)帶來更多ISI效應(yīng)問題。

在DQS讀寫前導(dǎo)位，突發(fā)的第一個(gè)bit等等均有不同的效應(yīng)和表現(xiàn)。此外考慮到存儲(chǔ)電路在設(shè)計(jì)上不同于串行電路存在較多的阻抗不匹配，因此反射問題或干擾帶來的ISI也會(huì)更嚴(yán)重。

DDR5在接收端采用更多的類似高速串行總線的信號(hào)處理

因此在接收側(cè)速率大于3600MT/s時(shí)采用類似高速串行電路和標(biāo)準(zhǔn)總線中已經(jīng)成熟的DFE均衡技術(shù)，可變?cè)鲆娣糯?VGA)則通過MR寄存器配置，以補(bǔ)償在更高速率傳輸時(shí)鏈路上的損耗。DDR4標(biāo)準(zhǔn)采用的CTLE作為常用的線性均衡放大，雖然簡單易實(shí)現(xiàn)但是其放大噪聲的副產(chǎn)品也更為常見，考慮到DDR5總線里的反射噪聲比沒有采用。另外考慮到并行總線的串?dāng)_和反射等各信號(hào)抖動(dòng)的定義和分析也會(huì)隨之變化。從測試角度來看，示波器是無法得到TP2點(diǎn)即均衡后的信號(hào)的，而僅能得到TP1點(diǎn)的信號(hào)，然后通過集成在示波器上的分析軟件里的均衡算法對(duì)信號(hào)進(jìn)行均衡處理以得到張開的眼圖。眼圖分析的參考時(shí)鐘則來自基于時(shí)鐘信號(hào)的DQS信號(hào)。另外眼圖測試也從以往僅對(duì)DQ進(jìn)行擴(kuò)展到包括CMD/ADDR總線。